一文認(rèn)識(shí)ARM匯編指令和體系架構(gòu)

其中各個(gè)部分的含義為：

Opcode：操作碼，也就是助記符，說明指令需要執(zhí)行的操作類型；

Cond：指令執(zhí)行條件碼；

S：條件碼設(shè)置項(xiàng)，決定本次指令執(zhí)行是否影響PSTATE寄存器相應(yīng)狀態(tài)位值；

Rd/Xt：目標(biāo)寄存器，A32指令可以選擇R0-R14，T32指令大部分只能選擇RO-R7，A64指令可以選擇X0-X30；

Rn/Xn：第一個(gè)操作數(shù)的寄存器，和Rd一樣，不同指令有不同要求；

Opcode2：第二個(gè)操作數(shù)，可以是立即數(shù)，寄存器Rm和寄存器移位方式（Rm，#shit）；

ARMv8-A指令集的條件碼如下圖所示：

下面以A64指令集為例簡(jiǎn)要介紹ARMv8-A的指令體系。A64指令集中的指令主要分為控制指令、訪存指令和計(jì)算指令?？刂浦噶钪饕ㄓ袟l件分支指令、無條件分支指令、異常產(chǎn)生和返回指令、系統(tǒng)寄存器指令、系統(tǒng)指令、提示指令、同步指令和清除獨(dú)占訪問標(biāo)志指令。訪存指令主要有Load指令和Store指令，這兩種指令有許多變種。計(jì)算指令包含算數(shù)指令、邏輯指令、MOVE指令、移位指令、位擴(kuò)展指令和SIMD指令等等。以下列出了一些常用的控制指令的名稱與用途。

1. 控制指令：

條件分支指令：

無條件分支指令：

使用寄存器的無條件分支指令：

異常產(chǎn)生指令：

異常返回指令：

系統(tǒng)寄存器指令：

同步指令和獨(dú)占狀態(tài)清除指令：

例如：

2. 訪存指令：

ARMv8訪存指令支持以下尋址模式：

基址加上無符號(hào)立即數(shù)的尋址和基址加上有符號(hào)立即數(shù)的尋址；

基址加上寄存器偏移值；

基址加上擴(kuò)展的寄存器偏移；

pre-index模式；

post-index模式；

PC相對(duì)尋址模式。

具體情形見下表：

其中對(duì)于A64指令集來說，64bit的基址來自通用寄存器X0-X30或來自棧指針SP，立即數(shù)或寄存器偏移值則是可選的，對(duì)尋址方式的解釋如下：

寄存器偏移尋址是指來自64bit基址寄存器的地址加上一個(gè)偏移值；

Pre-indexed模式是指尋址地址是64bit基址加上一個(gè)偏移值，這個(gè)計(jì)算和將會(huì)寫入基址寄存器；

Post-indexed模式是指尋址地址是64bit的基址，但之后基址和偏移值的和將會(huì)寫入基址寄存器；由此可見pre-indexed和post-indexed的區(qū)別在于使用的地址是先加上偏移值再使用還是先使用再加上偏移值；

PC相對(duì)尋址是指尋址地址是這條指令64bit的PC值加上一個(gè)19bit的有符號(hào)字偏移，這個(gè)地址在當(dāng)前指令的PC值的 ±1MB范圍內(nèi)并且是4byte對(duì)齊的。使用PC相對(duì)尋址所load的數(shù)據(jù)大小至少為32bit并且只能用來預(yù)取指令，且PC值不能被其他尋址方式使用。

一個(gè)立即數(shù)偏移可以為有符號(hào)的，也可以為無符號(hào)的，可以為scaled也可以為unscaled。當(dāng)一個(gè)立即數(shù)偏移是scaled的時(shí)候，它被編碼為傳輸數(shù)據(jù)大小的整數(shù)倍。雖然匯編程序總是使用byte對(duì)齊的偏移，但匯編器或反匯編器會(huì)做必要的轉(zhuǎn)換工作，因此可用的byte偏移值取決于load/store指令類型和數(shù)據(jù)傳輸?shù)拇笮　?/p>

下面列出了一些load/store指令：

例如Load寄存器指令：

上表中指令的尋址方式有：

基址加上12bit無符號(hào)scaled立即數(shù)偏移尋址；

基址加上9bit有符號(hào)unscaled立即數(shù)偏移尋址；

基址加上64bit寄存器偏移，可選為scaled；

基址加上32bit可拓展寄存器偏移，可選為scaled；

有unscaled9bit有符號(hào)立即數(shù)偏移的pre-indexed模式；

有unscaled9bit有符號(hào)立即數(shù)偏移的post-indexed模式；

Load至少32bit數(shù)據(jù)的PC相對(duì)尋址模式。

如果被load或store的指令的尋址模式會(huì)修改基址寄存器的內(nèi)容，且被load/store寄存器恰好的是基址所在的寄存器，那么硬件的行為可能不確定。

3.計(jì)算指令：

在操作系統(tǒng)匯編語(yǔ)言中使用的計(jì)算指令主要是一些簡(jiǎn)單的算數(shù)計(jì)算指令，用于對(duì)寄存器的move操作和對(duì)地址的計(jì)算操作，一般計(jì)算指令既可以使用立即數(shù)作為操作數(shù)，也可以使用寄存器中的數(shù)作為操作數(shù)。下面簡(jiǎn)單列舉了一些算數(shù)指令：

使用立即數(shù)的簡(jiǎn)單算數(shù)指令：

例如：

使用寄存器的邏輯操作指令：

例如：

其中：

寄存器移位指令：

例如：

02ARM架構(gòu)寄存器

在處理器中，寄存器用于保存需要被快速訪問的數(shù)據(jù)，在操作系統(tǒng)中需要特別注意的寄存器主要有棧指針寄存器（SP）、連接寄存器（LR）、程序計(jì)數(shù)器（PC）以及當(dāng)前程序狀態(tài)寄存器（CPSR）和保存程序狀態(tài)寄存器（SPSR）。本小節(jié)主要以ARMv8-A為例介紹ARM架構(gòu)的寄存器的基本情況。詳情可參見文獻(xiàn)[3],D1.6小節(jié)。

在這一小節(jié)中，我們主要介紹ARMv8架構(gòu)中AArch64執(zhí)行狀態(tài)下的寄存器使用情況。ARM架構(gòu)中的寄存器主要有兩類，一類用于提供系統(tǒng)控制與狀態(tài)報(bào)告；另一類用于指令運(yùn)行和異常處理。我們主要討論第二類。

通用寄存器主要用于基本指令集中的指令運(yùn)行，通用寄存器共有31個(gè)，編號(hào)為R0-R31。這些通用寄存器可以被當(dāng)成31個(gè)64bit的寄存器，編號(hào)為X0-X30；或者被作為31個(gè)32bit的寄存器，編號(hào)為W0-W30。

在AArch64執(zhí)行狀態(tài)下，除了通用寄存器外，每一個(gè)異常級(jí)別都會(huì)有一個(gè)棧指針寄存器（StackPointer Register， SP），棧指針寄存器為SPEL0和SPEL1。異常級(jí)別用于區(qū)分指令的執(zhí)行權(quán)限，我們將在本章的第四期介紹。如果處理器實(shí)現(xiàn)中包含EL2，那么還有SPEL2。如果處理器實(shí)現(xiàn)中包含EL3，那么還有SPEL3。詳情可參考鏈接[5]。

SIMD和浮點(diǎn)寄存器共用一系列寄存器，這些寄存器會(huì)用于浮點(diǎn)操作、向量操作和其它SIMD有關(guān)的標(biāo)量操作。SIMD指令是能夠復(fù)制多個(gè)操作數(shù)、并把它們打包在大型寄存器的一組指令集[3]。以加法指令為例，單指令單數(shù)據(jù)（SISD）的CPU對(duì)加法指令譯碼后，執(zhí)行部件先訪問內(nèi)存，取得第一個(gè)操作數(shù)；之后再一次訪問內(nèi)存，取得第二個(gè)操作數(shù)；隨后才能進(jìn)行求和運(yùn)算。而在SIMD型的CPU中，指令譯碼后幾個(gè)執(zhí)行部件同時(shí)訪問內(nèi)存，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算。浮點(diǎn)寄存器和SIMD寄存器共包含32個(gè)128bit位寬的寄存器，V0-V31。這些寄存器可以作為：

32個(gè)雙字（64bit）寄存器，D0-D31。

32個(gè)單字（32bit）寄存器，S0-S31。

32個(gè)半字（16bit）寄存器，H0-H31。

32個(gè)單字（8bit）寄存器，B0-B31。

程序狀態(tài)寄存器(Current Program Status Register，CPSR) 在用戶級(jí)編程時(shí)用于存儲(chǔ)條件碼。CPSR包含條件碼標(biāo)志，中斷禁止位，當(dāng)前處理器模式以及其他狀態(tài)和控制信息。

保存程序狀態(tài)寄存器（SPSR，Saved Program StatusRegister）用于保存CPSR的狀態(tài)，以便異常返回后恢復(fù)異常發(fā)生時(shí)的工作狀態(tài)。在A64中，不再使用單一的CPSR寄存器，來保存當(dāng)前處理器狀態(tài)，而是用PSTATE來保存處理器狀態(tài)，而在A32中依然使用CPSR。有關(guān)PSTATE和CPSR的詳細(xì)信息可參考鏈接[4]。A64中SPSR 格式的示意圖如下圖所示：

其中N、Z、C、V均為條件碼標(biāo)志位。它們的內(nèi)容可被算術(shù)或邏輯運(yùn)算的結(jié)果所改變，并且可以用于決定某條指令是否被執(zhí)行，其含義如下表所示[8]：

M[3:0]則用來確定異常級(jí)別和SP：

有關(guān)SPSR中各個(gè)位的詳細(xì)信息可以參考文獻(xiàn)[1] 1.6.4小節(jié)。

連接寄存器LR（R14）的主要作用有兩個(gè)：

1. 保存子程序返回地址，用MOVE指令或BX指令可以用于實(shí)現(xiàn)返回，如MOV PC、LR或BXLR。若子程序中還需要調(diào)用子程序，則可以寫為：

第一條指令將LR中的內(nèi)容入棧，最后一條將棧中保存的LR寄存器的內(nèi)容存入PC中用于返回。

2. 當(dāng)異常發(fā)生時(shí)，異常模式的LR用于保存異常返回地址，將LR內(nèi)容入棧可以處理嵌套中斷。

PC是程序計(jì)數(shù)器，其中保存的是正在被加載的指令，而不是正在被執(zhí)行的指令。例如，若指令長(zhǎng)度為4byte，則PC指向當(dāng)前正在被執(zhí)行的指令的地址+8byte的地址。關(guān)于LR和PC的詳細(xì)內(nèi)容可參考文獻(xiàn)[6]和[7]。

以下是異常級(jí)別EL3中使用的寄存器的例圖：

ARM架構(gòu)中處理器有不同的運(yùn)行模式，因此同一個(gè)功能的寄存器在不同的運(yùn)行模式下可能對(duì)應(yīng)不同的物理寄存器，這些寄存器被稱為備份寄存器。如SPSR_svc表示svc模式下使用的SPSR寄存器。ARM架構(gòu)中常用的運(yùn)行模式如下表所示[9]：

ARMv8-A架構(gòu)還有Monitor（mon）工作模式，用于處理器安全狀態(tài)與非安全狀態(tài)的切換，Hypervisor（hyp）模式則用于對(duì)虛擬化有關(guān)功能的支持。有關(guān)安全狀態(tài)的詳細(xì)內(nèi)容在后續(xù)的文章中會(huì)介紹。

03ARM架構(gòu)中的執(zhí)行狀態(tài)

ARMv8-A有兩種執(zhí)行模式，一種是AArch64執(zhí)行模式，另一種是AArch32執(zhí)行模式。執(zhí)行狀態(tài)定義處理單元（Processing Element, PE）的執(zhí)行環(huán)境，包括以下內(nèi)容：

支持的寄存器寬度

支持的指令集

異常模型

虛擬存儲(chǔ)系統(tǒng)(Virtual Memory System Architecture, VMSA)架構(gòu)

程序員模型

AArch64為64位執(zhí)行狀態(tài)。對(duì)應(yīng)上述內(nèi)容，此執(zhí)行狀態(tài)：

提供31個(gè)64位通用寄存器，其中X30用作過程鏈接寄存器（ProcedureLink Register）。

提供64位程序計(jì)數(shù)器（PC）、堆棧指針（SP）和異常鏈接寄存器(ELRs)。

提供32個(gè)128位寄存器以支持SIMD矢量和標(biāo)量浮點(diǎn)運(yùn)算。

提供單一指令集A64。

定義ARMv8異常模型，該模型最多有四個(gè)異常級(jí)別EL0-EL3，它們提供執(zhí)行權(quán)限層次結(jié)構(gòu)。

支持64位虛擬尋址。

定義一系列與PSTATE相關(guān)的寄存器。A64指令集包括能直接操作各種PSTATE寄存器的指令。

使用后綴命名每個(gè)系統(tǒng)寄存器，該后綴指示可以訪問寄存器的最低異常級(jí)別。

AArch32為32位執(zhí)行狀態(tài)。對(duì)應(yīng)上述內(nèi)容，此執(zhí)行狀態(tài)：

提供13個(gè)32位通用寄存器和一個(gè)32位PC、一個(gè)32位SP寄存器和一個(gè)32位鏈接寄存器（Link Register，LR）。鏈接寄存器用作異常鏈接寄存器和過程鏈接寄存器。其中一些寄存器有多個(gè)備份寄存器，用于不同的處理器工作模式。我們?cè)谏弦黄谔岬竭^，同一個(gè)功能的寄存器在不同的處理器運(yùn)行模式下可能對(duì)應(yīng)不同的物理寄存器，這些寄存器被稱為備份寄存器。

為從Hyp(hypervisor)模式返回的異常提供一個(gè)異常鏈接寄存器。

提供32個(gè)64位寄存器，用于對(duì)高級(jí)SIMD矢量和標(biāo)量浮點(diǎn)計(jì)算的支持。

提供兩個(gè)指令集，A32和T32。

支持基于處理器工作模式的ARMv7-A異常模型，并將其映射到基于異常級(jí)別的ARMv8異常模型。

使用32位虛擬地址。

使用單個(gè)當(dāng)前程序狀態(tài)寄存器（CPSR）保存處理器狀態(tài)。

在AArch64和AArch32執(zhí)行狀態(tài)之間進(jìn)行轉(zhuǎn)換稱為內(nèi)部處理(interprocessing)。

04 ARMv8-A架構(gòu)的異常級(jí)別和安全狀態(tài)

ARMv8-A有四個(gè)異常級(jí)別，從EL0到EL3。對(duì)于異常級(jí)別ELn，整數(shù)n增加表示軟件執(zhí)行的特權(quán)權(quán)限變大了。EL0級(jí)別下的執(zhí)行叫非特權(quán)執(zhí)行（unprivileged execution）。EL1主要用于運(yùn)行操作系統(tǒng)內(nèi)核。EL2可以支持非安全操作的虛擬化。EL3則支持安全狀態(tài)和非安全狀態(tài)之間的轉(zhuǎn)換。安全狀態(tài)與ARM TrustZone技術(shù)有關(guān)[2]。安全狀態(tài)可以運(yùn)行可信執(zhí)行環(huán)境（TEE， Trusted Execution Environment）及安全應(yīng)用，用于保障隱私數(shù)據(jù)和程序運(yùn)行環(huán)境的安全性。

ARMv8-A架構(gòu)并未直接指定哪些軟件應(yīng)該運(yùn)行在哪些異常級(jí)別，但是在通常情況下，有如異常級(jí)別的使用模型：

1.應(yīng)用程序運(yùn)行在EL0；

2.操作系統(tǒng)內(nèi)核和相關(guān)功能運(yùn)行在EL1；

3.Hypervisor[3]運(yùn)行在EL2；

4.安全世界狀態(tài)和正常世界狀態(tài)的切換在EL3完成。

下圖反映了ARM-v8A架構(gòu)中的執(zhí)行狀態(tài)、安全狀態(tài)和異常級(jí)別之間關(guān)系[1]：

從圖中我們可以看出，Hypervisor相關(guān)的支持特性主要是在EL2的非安全狀態(tài)實(shí)現(xiàn)的。Hypervisor可以支持虛擬機(jī)之間的切換，而虛擬機(jī)主要被包含在EL1的非安全狀態(tài)和EL0的非安全狀態(tài)中。一些Guest OS可以運(yùn)行在EL1狀態(tài)里，每一個(gè)Guest OS可以運(yùn)行在一個(gè)虛擬機(jī)上。而應(yīng)用則運(yùn)行在EL0的非安全狀態(tài)中，同時(shí)也運(yùn)行在Guest OS上。

審核編輯：湯梓紅。