0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)中的AI應(yīng)用挑戰(zhàn)

西門(mén)子PCB及IC封裝設(shè)計(jì) ? 來(lái)源:西門(mén)子PCB及IC封裝設(shè)計(jì) ? 2023-11-16 15:34 ? 次閱讀

在過(guò)去的十年里,人工智能 (AI) 已經(jīng)從一個(gè)前瞻性的概念,發(fā)展成為許多大型公司日常運(yùn)營(yíng)的重要部分。

AI 是一套計(jì)算技術(shù),使機(jī)器能夠在沒(méi)有任何人類(lèi)干預(yù)的情況下進(jìn)行推理和推斷。這些技術(shù)是利用基于數(shù)學(xué)、計(jì)算機(jī)科學(xué)、統(tǒng)計(jì)學(xué)和心理學(xué)的跨學(xué)科方法開(kāi)發(fā)的?;?AI 的解決方案可以分析大量數(shù)據(jù),識(shí)別其中的趨勢(shì)和模式,然后利用這些結(jié)果來(lái)改進(jìn)現(xiàn)有流程,并提出建議以幫助用戶(hù)做出更好的決策。

機(jī)器學(xué)習(xí) (ML) 是 AI 的一個(gè)分支,它利用統(tǒng)計(jì)學(xué)習(xí)算法構(gòu)建可以自動(dòng)從經(jīng)驗(yàn)中學(xué)習(xí)并改進(jìn)的系統(tǒng),而無(wú)需明確編程。ML 使機(jī)器能夠從數(shù)據(jù)中學(xué)習(xí),而不需要明確地為其編寫(xiě)規(guī)則。

深度學(xué)習(xí) (DL) 是機(jī)器學(xué)習(xí)的一個(gè)分支,其背后的靈感來(lái)源于人類(lèi)大腦過(guò)濾信息和從實(shí)例學(xué)習(xí)的方式。它幫助計(jì)算機(jī)模型通過(guò)神經(jīng)網(wǎng)絡(luò)層過(guò)濾輸入數(shù)據(jù),以預(yù)測(cè)信息和進(jìn)行分類(lèi)。

隨著視覺(jué)和語(yǔ)音識(shí)別、自然語(yǔ)言處理、自動(dòng)駕駛車(chē)輛和數(shù)據(jù)挖掘取得重大進(jìn)步,AI 技術(shù)已變得更加先進(jìn),能夠顯著降低電子系統(tǒng)設(shè)計(jì)的復(fù)雜性,并提高設(shè)計(jì)效率、質(zhì)量和生產(chǎn)力。

試想一下,如果您的電子系統(tǒng)設(shè)計(jì)工具內(nèi)置了 AI、ML 和 DL 技術(shù),那將會(huì)是什么樣子。這正是西門(mén)子的愿景:將 AI、ML 和 DL 算法整合到產(chǎn)品中,以加快設(shè)計(jì)創(chuàng)新的速度并降低流程的復(fù)雜性。

西門(mén)子的目標(biāo)是提供 AI 增強(qiáng)工具,以幫助電氣工程師和設(shè)計(jì)人員:

? 做出明智的決策,提高效率

? 輕松完成日常工作,提高生產(chǎn)力

? 通過(guò)推薦后續(xù)任務(wù)來(lái)提升專(zhuān)業(yè)技能

PCB 設(shè)計(jì)中的 AI 應(yīng)用挑戰(zhàn)

PCB 電子系統(tǒng)工程師的任務(wù)很艱巨,需要為復(fù)雜、高速的 IC 設(shè)計(jì)合格的供電和散熱方案,同時(shí)還要確保電路板上各 IC 之間的每個(gè)高速信號(hào)的信號(hào)和熱完整性。設(shè)計(jì)人員必須在日益縮短的上市時(shí)間窗口內(nèi),交付這些日益復(fù)雜的 PCB 和互連電子系統(tǒng),并以較低功耗實(shí)現(xiàn)一流的性能。

學(xué)習(xí)曲線(xiàn) – 人的因素

高效 PCB 設(shè)計(jì)的重大挑戰(zhàn)之一是理解該領(lǐng)域并掌握 EDA 工具所涉及的學(xué)習(xí)曲線(xiàn)非常陡峭。大多數(shù)工程師是在工作中學(xué)習(xí) PCB 設(shè)計(jì)。他們向?qū)熣?qǐng)教,自己學(xué)習(xí),或者通過(guò)查閱 EDA 公司的技術(shù)資料來(lái)學(xué)習(xí)。但重要的內(nèi)容 —— 設(shè)計(jì)的不同對(duì)象之間的連接原因和方式,以及如何高效利用設(shè)計(jì)工具 —— 卻很少在培訓(xùn)中涉及。

PCB 設(shè)計(jì)專(zhuān)家以特定方式使用工具來(lái)實(shí)現(xiàn)出色的設(shè)計(jì)。這些用戶(hù)對(duì)該領(lǐng)域有著深刻的理解,并能巧妙地應(yīng)對(duì)設(shè)計(jì)工具的各種微妙之處,從而交付高效的設(shè)計(jì)方案。雖然任何工程師都有可能成為專(zhuān)家,但培養(yǎng)所需的技能需要多年的時(shí)間。

AI 能夠從已完成的設(shè)計(jì)中挖掘出如何使用工具完成設(shè)計(jì)任務(wù)的模式,并以可復(fù)用的形式管理這些知識(shí)。然后,AI 會(huì)引導(dǎo)設(shè)計(jì)人員或工程師進(jìn)入下一個(gè)合理的步驟,而無(wú)需他們?nèi)ニ阉鹘酉聛?lái)應(yīng)該做什么,從而提供更好的設(shè)計(jì)質(zhì)量。

元器件選擇

設(shè)計(jì)工程師花費(fèi)大量時(shí)間研究和選擇符合設(shè)計(jì)要求的元器件。他們?yōu)g覽多家元器件制造商的產(chǎn)品說(shuō)明,尋找可用于設(shè)計(jì)的適當(dāng)元器件。我們可以基于歷史信息開(kāi)發(fā)一個(gè)模型,并用來(lái)推薦可行選擇以縮小搜索范圍。例如,當(dāng)選擇處理器時(shí),ML 模型可以基于歷史知識(shí)預(yù)測(cè)所需的其他元器件。

元器件模型創(chuàng)建

生成表示元器件的模型(例如符號(hào)、2D/3D 物理幾何形狀和仿真模型)也需要大量時(shí)間。在大型企業(yè)中,有專(zhuān)門(mén)的庫(kù)管理員團(tuán)隊(duì)來(lái)負(fù)責(zé)查閱元器件產(chǎn)品說(shuō)明,并將其轉(zhuǎn)換為設(shè)計(jì)工具可以使用的模型。這不僅要求具備深入的電子 領(lǐng)域知識(shí),還要求了解用于生成模型的各種工具。通過(guò)使用自然語(yǔ)言處理、圖像識(shí)別和 ML 等 AI 技術(shù),系統(tǒng)可以自動(dòng)處理這些產(chǎn)品說(shuō)明來(lái)生成所需的模型。

原理圖連接

在原理圖中布置好元器件之后,另一項(xiàng)手動(dòng)任務(wù)是建立連接,此任務(wù)非常耗時(shí)且容易出錯(cuò)。如果訓(xùn)練 ML 模型從已完成設(shè)計(jì)中提取關(guān)于元器件的使用和連接的信息,原理圖輸入工具就能向用戶(hù)推薦可能要布置在原理圖中的元器件。例如,當(dāng)設(shè)計(jì)人員放置處理器時(shí),ML 模型可以基于歷史知識(shí)預(yù)測(cè)其需要的其他元器件。用戶(hù)確認(rèn)布局之后,工具可以提出管腳對(duì)管腳連接建議,以加快設(shè)計(jì)任務(wù)的進(jìn)行。

動(dòng)態(tài)復(fù)用

可以對(duì)已完成設(shè)計(jì)的功能模塊進(jìn)行分析以供復(fù)用,并在支持使用各種參數(shù)進(jìn)行搜索的智能數(shù)據(jù)庫(kù)中管理這些模塊。用 DL 算法訓(xùn)練模型以生成一個(gè)系統(tǒng),使得設(shè)計(jì)工具可以預(yù)測(cè)模塊的潛在功能。通過(guò)分析原理圖中布置的元器件并使用訓(xùn)練好的 ML 模型,原理圖設(shè)計(jì)工具將會(huì)推薦匹配的功能模塊。類(lèi)似地,可以從已完成設(shè)計(jì)中提取可復(fù)用的布局布線(xiàn)模塊,并在設(shè)計(jì)人員布置電路板時(shí)呈現(xiàn)。

約束

PCB 設(shè)計(jì)通常要遵循版圖、高速設(shè)計(jì)、制造和測(cè)試方面的眾多規(guī)則(約束)。這些信息通常是手動(dòng)輸入到各個(gè)設(shè)計(jì)工具中,這是一個(gè)非常耗時(shí)且容易出錯(cuò)的過(guò)程。如果設(shè)計(jì)工具能夠推薦各種設(shè)計(jì)元素需要定義的約束和值,那么上述風(fēng)險(xiǎn)就能得到有效的控制。這些建議應(yīng)該基于當(dāng)前設(shè)計(jì)中使用的技術(shù)和從已發(fā)布設(shè)計(jì)中收集的知識(shí)。

版圖 - 布局和布線(xiàn)

元器件的布局和走線(xiàn)的布線(xiàn)要占用項(xiàng)目總時(shí)間的很大一部分。各種因素,如設(shè)計(jì)規(guī)則、匹配延遲和基于技術(shù)的布線(xiàn)策略等,都會(huì)影響版圖工程師關(guān)于元器件布局和布線(xiàn)的決策。AI 系統(tǒng)可以利用從已完成設(shè)計(jì)中獲得的知識(shí),推薦布局和布線(xiàn)策略。

自動(dòng)布局是又一個(gè)可以大大縮短總設(shè)計(jì)時(shí)間的功能。開(kāi)發(fā)此功能需要根據(jù)當(dāng)前設(shè)計(jì)要求調(diào)整推薦的布局策略,并增強(qiáng)工具以執(zhí)行布局建議。

大多數(shù)現(xiàn)有版圖工具都支持自動(dòng)布線(xiàn)。此功能的當(dāng)前實(shí)現(xiàn)大多基于啟發(fā)法,并非在所有情況下都能產(chǎn)生理想的結(jié)果。使用自動(dòng)布線(xiàn)器的版圖工程師必須花費(fèi)大量時(shí)間為自動(dòng)布線(xiàn)器設(shè)置規(guī)則,并完成自動(dòng)布線(xiàn)器遺漏的網(wǎng)絡(luò)布線(xiàn)。根據(jù)所用的疊層和技術(shù)推薦自動(dòng)布線(xiàn)器設(shè)置,是減少與使用自動(dòng)布線(xiàn)器相關(guān)的工作量的第一步。

自動(dòng)布線(xiàn)器根據(jù)設(shè)計(jì)人員定義的規(guī)則集生成最優(yōu)布線(xiàn),但生成的布線(xiàn)在視覺(jué)上并不美觀(guān)。西門(mén)子 Xpedition Layout 工具引入了一種先進(jìn)的布線(xiàn)方法 —— 草圖布線(xiàn),版圖工程師可以指示該工具按照草圖為一組網(wǎng)絡(luò)線(xiàn)路生成美觀(guān)的布線(xiàn)。我們可以使用 AI/ML 提取這些草圖模式,將其應(yīng)用到新的設(shè)計(jì)中,并在自動(dòng)布線(xiàn)器中生成布線(xiàn)。

分析和驗(yàn)證

利用 AI/ML 算法,分析和驗(yàn)證工具可以了解各種設(shè)計(jì)敏感性,例如電氣材料特性的變化、物理設(shè)計(jì)尺寸及其影響、收發(fā)器 I/O 特性、溫度/ 電壓變化以及所有這些變量對(duì)電路板或系統(tǒng)的綜合影響,從而生成更好的設(shè)計(jì)。

ML/DL 算法可用來(lái)改進(jìn)網(wǎng)格細(xì)化,微調(diào)用戶(hù)選項(xiàng)以產(chǎn)生更精確的仿真結(jié)果,并為過(guò)孔、走線(xiàn)和電纜優(yōu)化提供更好的替代建模。根據(jù)歷史運(yùn)行情況,為各種設(shè)置推薦適當(dāng)?shù)闹祦?lái)運(yùn)行各種仿真,可以產(chǎn)生更好的結(jié)果。

設(shè)計(jì)綜合

自動(dòng)生成所需的 PCB 設(shè)計(jì)和相應(yīng)的制造輸出,是將 AI 應(yīng)用于電子系統(tǒng)設(shè)計(jì)的終極目標(biāo)。這不僅能減少完成設(shè)計(jì)所需的時(shí)間,還能消除通常由手動(dòng)操作造成的代價(jià)高昂的錯(cuò)誤。生成式設(shè)計(jì)依靠 AI 算法,通過(guò)系統(tǒng)地改變電路板的參數(shù)、結(jié)構(gòu)或形狀來(lái)找到最優(yōu)解。AI 驅(qū)動(dòng)的行為模型針對(duì)電路板設(shè)計(jì)流程中廣為人知環(huán)節(jié)的創(chuàng)新,加速了生成式設(shè)計(jì)技術(shù)的發(fā)展。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 西門(mén)子
    +關(guān)注

    關(guān)注

    94

    文章

    3059

    瀏覽量

    116187
  • 電子系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    431

    瀏覽量

    31203
  • AI
    AI
    +關(guān)注

    關(guān)注

    87

    文章

    31338

    瀏覽量

    269746
  • 深度學(xué)習(xí)
    +關(guān)注

    關(guān)注

    73

    文章

    5511

    瀏覽量

    121373

原文標(biāo)題:利用 AI 降低電子系統(tǒng)設(shè)計(jì)復(fù)雜性

文章出處:【微信號(hào):gh_a47ef5dbc902,微信公眾號(hào):西門(mén)子PCB及IC封裝設(shè)計(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì)PCB設(shè)計(jì)的過(guò)孔分析

    PCB設(shè)計(jì)過(guò)程,PCB過(guò)孔設(shè)計(jì)是經(jīng)常用到的一種方式,同時(shí)也是一個(gè)重要因素,但是過(guò)孔設(shè)計(jì)勢(shì)必會(huì)對(duì)信號(hào)完整性產(chǎn)生一定的影響,尤其是對(duì)高速PCB設(shè)計(jì)。本文在參閱一些相關(guān)資料,及在設(shè)計(jì)過(guò)程
    的頭像 發(fā)表于 10-25 18:02 ?6785次閱讀
    【<b class='flag-5'>PCB設(shè)計(jì)</b>】<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的過(guò)孔分析

    [討論]PCB設(shè)計(jì)面臨的新挑戰(zhàn)

    的設(shè)計(jì)都是通過(guò)PCB設(shè)計(jì)來(lái)承載表現(xiàn)的?! 〉谝郧暗脑O(shè)計(jì),由于頻率很低,密度很小,器件的管教間的間距很大,PCB設(shè)計(jì)的工作是以連通為目的的,沒(méi)有任何其他功能和性能的挑戰(zhàn)。所以在很長(zhǎng)的
    發(fā)表于 03-24 11:40

    PCB設(shè)計(jì)EMI控制原理與實(shí)戰(zhàn)技巧

    EMI問(wèn)題是很多工程師在PCB設(shè)計(jì)遇到的最大挑戰(zhàn),由于電子產(chǎn)品信號(hào)處理頻率越來(lái)越高,EMI問(wèn)題日益顯著,雖然有很多書(shū)籍對(duì)EMI問(wèn)題進(jìn)行了探討,但是都不夠深入,《PCB設(shè)計(jì)EMI控制原
    發(fā)表于 05-19 15:58

    【漢普觀(guān)點(diǎn)】PCB設(shè)計(jì)面臨的挑戰(zhàn)

    ,各種電子產(chǎn)品的PCB設(shè)計(jì),積累了非常多的一些經(jīng)驗(yàn),對(duì)于一些電子工程師來(lái)說(shuō),可以起到一個(gè)借鑒和參考的作用,也希望下面的一些經(jīng)驗(yàn)或者技巧能夠幫助電子工程師在產(chǎn)品的設(shè)計(jì)應(yīng)對(duì)PCB設(shè)計(jì)面臨的各種
    發(fā)表于 04-27 16:01

    自動(dòng)駕駛車(chē)輛AI面臨的挑戰(zhàn)

    自動(dòng)駕駛車(chē)輛采用的AI算法自動(dòng)駕駛車(chē)輛AI面臨的挑戰(zhàn)
    發(fā)表于 02-22 06:39

    如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)?

    如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)?
    發(fā)表于 04-23 06:18

    高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)

    一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議 二、高性能PCB設(shè)計(jì)的硬件必備基礎(chǔ)三、高性能PCB設(shè)計(jì)面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的
    發(fā)表于 10-07 11:08 ?0次下載

    PCB設(shè)計(jì)EMI控制原理與實(shí)戰(zhàn)技巧

    目前,EMI問(wèn)題是很多工程師在PCB設(shè)計(jì)遇到的最大挑戰(zhàn),由于電子產(chǎn)品信號(hào)處理頻率越來(lái)越高,EMI問(wèn)題日益顯著,雖然有很多書(shū)籍對(duì)EMI問(wèn)題進(jìn)行了探討,但是都不夠深入,《PCB設(shè)計(jì)EMI
    發(fā)表于 09-05 14:29 ?0次下載
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>EMI控制原理與實(shí)戰(zhàn)技巧

    高速PCB設(shè)計(jì)誤區(qū)與對(duì)策

    理論研究和實(shí)踐都表明,對(duì)高速電子系統(tǒng)而言,成功的PCB設(shè)計(jì)是解決系統(tǒng)EMC問(wèn)題的重要措施之一.為了滿(mǎn)足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計(jì)正面臨新的挑戰(zhàn),在高速PCB設(shè)計(jì)
    發(fā)表于 11-23 10:25 ?0次下載
    高速<b class='flag-5'>PCB設(shè)計(jì)</b>誤區(qū)與對(duì)策

    PCB設(shè)計(jì)相關(guān)經(jīng)驗(yàn)分享及PCB新手在PCB設(shè)計(jì)應(yīng)該注意的問(wèn)題

    PCB設(shè)計(jì)相關(guān)經(jīng)驗(yàn)分享及PCB新手在PCB設(shè)計(jì)應(yīng)該注意的問(wèn)題
    發(fā)表于 09-06 14:59 ?0次下載

    高速高密度PCB設(shè)計(jì)面臨著什么挑戰(zhàn)

    面對(duì)高速高密度PCB設(shè)計(jì)挑戰(zhàn),設(shè)計(jì)者需要改變的不僅僅是工具,還有設(shè)計(jì)的方法、理念和流程。
    發(fā)表于 09-15 17:39 ?823次閱讀
    高速高密度<b class='flag-5'>PCB設(shè)計(jì)</b>面臨著什么<b class='flag-5'>挑戰(zhàn)</b>

    PCB設(shè)計(jì)的EMC設(shè)計(jì)指南

    PCB設(shè)計(jì)的EMC設(shè)計(jì)指南免費(fèi)下載。
    發(fā)表于 02-16 14:02 ?48次下載

    PCB設(shè)計(jì)面臨的挑戰(zhàn)

    隨著系統(tǒng)性能的提高,PCB設(shè)計(jì)師的挑戰(zhàn)與日俱增:更微小的晶粒,更密集的電路板布局,更低功耗的芯片要求。
    發(fā)表于 08-31 15:47 ?728次閱讀

    PCB設(shè)計(jì)面臨的挑戰(zhàn)

    在電子設(shè)計(jì)領(lǐng)域,高性能設(shè)計(jì)有其獨(dú)特挑戰(zhàn)。 1 高速設(shè)計(jì)的誕生 近些年,日益增多的高頻信號(hào)設(shè)計(jì)與穩(wěn)步增加的電子系統(tǒng)性能緊密相連。 隨著系統(tǒng)性能的提高,PCB設(shè)計(jì)師的挑戰(zhàn)與日俱增: 更微小的晶粒,更密集
    的頭像 發(fā)表于 05-30 09:21 ?560次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>面臨的<b class='flag-5'>挑戰(zhàn)</b>

    高速PCB設(shè)計(jì)的射頻分析與處理方法

    挑戰(zhàn)性的任務(wù)。本文將介紹高速PCB設(shè)計(jì)中常見(jiàn)的射頻電路類(lèi)型,以及每一種的處理方法和注意事項(xiàng)。 1. 高速PCB設(shè)計(jì)的射頻類(lèi)型 高速PCB設(shè)計(jì)
    的頭像 發(fā)表于 11-30 07:45 ?923次閱讀
    高速<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的射頻分析與處理方法