0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯行紀(jì)宣布推出布局布線工具AmazeSys

微云疏影 ? 來源:綜合整理 ? 作者:綜合整理 ? 2023-11-13 14:40 ? 次閱讀

2023年11月10日,芯行紀(jì)科技有限公司(簡稱“芯行紀(jì)”)在中國ic 2023年會及廣州ic產(chǎn)業(yè)創(chuàng)新發(fā)展論壇(簡稱“ICCAD 2023”)正式宣布數(shù)字布局和布局布線工具amazesys上市。

作為新一代的數(shù)字芯片物理設(shè)計(jì)和實(shí)現(xiàn)工具,amazesys包括宏單元布局規(guī)劃、電源規(guī)劃、布局、時(shí)鐘樹綜合、布線、優(yōu)化、寄生參數(shù)提取以及時(shí)序功耗分析等物理學(xué)的完整的功能模塊,包括先進(jìn)工藝制程中的大規(guī)模設(shè)計(jì)支持。Netlist到GDS服務(wù)數(shù)字芯片的設(shè)計(jì)完整的后端進(jìn)程從設(shè)計(jì)到制造的傳達(dá)的職能。以出色的實(shí)力進(jìn)一步提高設(shè)計(jì)效率,可以積累新的開發(fā)經(jīng)驗(yàn)。

內(nèi)置先進(jìn)機(jī)器學(xué)習(xí)引擎內(nèi)核的amazesys可以從整體角度分析設(shè)計(jì)內(nèi)容,為soc開發(fā)者提供更高的智能化和定制優(yōu)化解決方案,并迅速實(shí)現(xiàn)均衡性能、電力消耗和面積(ppa)等設(shè)計(jì)指標(biāo)。全新的分散數(shù)據(jù)結(jié)構(gòu)支持分散優(yōu)化,動態(tài)合理分配硬件資源,使多個(gè)作業(yè)同時(shí)運(yùn)行,最大限度地提高計(jì)算效率,加快設(shè)計(jì)收斂進(jìn)程?;谕耆灾鞯暮灻A段寄生因子提取和時(shí)間順序電力分析引擎,amazesys輸出與業(yè)界標(biāo)準(zhǔn)簽名工具非常一致的結(jié)果,大幅減少重復(fù)周期。為開發(fā)者提供比以往任何一年都豐富的設(shè)計(jì)體驗(yàn)的親切的多功能界面,可以實(shí)時(shí)觀看、修改并提供反饋。

amazesys芯片設(shè)計(jì)及加工技術(shù)的復(fù)雜性越來越高,隨著芯片制造過程的新的創(chuàng)新因素持續(xù)更新,完全獨(dú)立研發(fā)的進(jìn)程是系統(tǒng)的所有部分都與顧客的要求迅速一致可以保證。強(qiáng)大的關(guān)鍵核心技術(shù)引擎和獨(dú)特的基礎(chǔ)數(shù)據(jù)結(jié)構(gòu),將賦予設(shè)計(jì),布線全過程新的智能化表現(xiàn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)字芯片
    +關(guān)注

    關(guān)注

    1

    文章

    110

    瀏覽量

    18428
  • 功能模塊
    +關(guān)注

    關(guān)注

    0

    文章

    19

    瀏覽量

    2754
  • 寄生參數(shù)
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    2088
收藏 人收藏

    評論

    相關(guān)推薦

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實(shí)現(xiàn)PCB自動布局布線。但
    的頭像 發(fā)表于 01-07 09:21 ?232次閱讀
    104條關(guān)于PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>的小技巧

    SAR ADC如何做好布線布局?

    SAR ADC如何做好布線布局?
    發(fā)表于 12-17 08:27

    紀(jì)亮相ICCAD-Expo 2024

    12月11-12日,上海集成電路2024年度產(chǎn)業(yè)發(fā)展論壇暨第三十屆集成電路設(shè)計(jì)業(yè)展覽會(ICCAD-Expo 2024)在上海成功舉辦。紀(jì)科技有限公司(以下簡稱“
    的頭像 發(fā)表于 12-13 18:14 ?631次閱讀

    Vivado之實(shí)現(xiàn)布局布線流程介紹

    一、前言 本文將介紹Vivado進(jìn)行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中對應(yīng)的配置選項(xiàng),對于時(shí)序收斂調(diào)試將更具有針對性。 二、Implementation(實(shí)現(xiàn)) 實(shí)現(xiàn)
    的頭像 發(fā)表于 12-06 09:08 ?588次閱讀
    Vivado之實(shí)現(xiàn)<b class='flag-5'>布局</b><b class='flag-5'>布線</b>流程介紹

    [匠創(chuàng)科技]匠創(chuàng)AIUIBuilder工具使用初體驗(yàn)

    聽說匠創(chuàng)出了新的gui工具,正好趁熱打鐵,拿來試用一下看看效果。 首先老地方下載 下載之后解壓縮,關(guān)于說明文檔實(shí)在壓縮包里,當(dāng)時(shí)找了好久呢 既然有用戶手冊,那么我們就跟著用戶手冊一步一步來操作
    發(fā)表于 11-25 17:11

    在DSP上實(shí)現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《在DSP上實(shí)現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?2次下載
    在DSP上實(shí)現(xiàn)DDR2 PCB<b class='flag-5'>布局</b><b class='flag-5'>布線</b>

    紀(jì)科技完成數(shù)億元B輪融資

    近日,數(shù)字實(shí)現(xiàn)EDA先進(jìn)解決方案供應(yīng)商紀(jì)科技有限公司(簡稱“紀(jì)”)
    的頭像 發(fā)表于 05-29 14:42 ?612次閱讀

    紀(jì)科技完成B輪數(shù)億元融資,致力于打造安全高效的數(shù)字實(shí)現(xiàn)E

    2024年5月28日,數(shù)字實(shí)現(xiàn)EDA領(lǐng)先者紀(jì)科技有限公司(以下簡稱“紀(jì)”)
    的頭像 發(fā)表于 05-28 17:00 ?890次閱讀

    紀(jì)完成數(shù)億元B輪融資,由紐爾利資本和祥峰成長基金聯(lián)合領(lǐng)投

    2024年5月28日,數(shù)字實(shí)現(xiàn)EDA先進(jìn)解決方案供應(yīng)商紀(jì)科技有限公司(以下簡稱“紀(jì)”)
    的頭像 發(fā)表于 05-28 11:30 ?1208次閱讀

    如何降低5M8母頭布線差錯率

    德索工程師說道布線設(shè)計(jì)是5M8母頭布線工作的基礎(chǔ),其質(zhì)量直接影響到布線差錯率的高低。通過優(yōu)化布線路徑,減少線路的長度和復(fù)雜度,可以降低
    的頭像 發(fā)表于 05-24 15:53 ?268次閱讀
    如何降低5<b class='flag-5'>芯</b>M8母頭<b class='flag-5'>布線</b>差錯率

    紀(jì)科技宣布推出數(shù)字實(shí)現(xiàn)一站式優(yōu)化修復(fù)工具AmazeECO

    2024年5月16日,紀(jì)科技有限公司(以下簡稱“紀(jì)”)
    的頭像 發(fā)表于 05-16 14:25 ?475次閱讀

    紀(jì)榮獲“2024中國IC設(shè)計(jì)成就獎之年度創(chuàng)新EDA公司”獎項(xiàng)

    2024年3月29日,紀(jì)科技有限公司(以下簡稱“紀(jì)”)憑借其在數(shù)字實(shí)現(xiàn)EDA領(lǐng)域的多項(xiàng)創(chuàng)
    的頭像 發(fā)表于 04-01 17:14 ?1095次閱讀
    <b class='flag-5'>芯</b><b class='flag-5'>行</b><b class='flag-5'>紀(jì)</b>榮獲“2024中國IC設(shè)計(jì)成就獎之年度創(chuàng)新EDA公司”獎項(xiàng)

    紀(jì)AmazeFP-ME引領(lǐng)智能EDA領(lǐng)域的新篇章

    紀(jì)科技有限公司,一直致力于推動EDA(電子設(shè)計(jì)自動化)領(lǐng)域的創(chuàng)新發(fā)展。該公司全新的AmazeFP-ME平臺,開啟智能EDA的新旅程。
    的頭像 發(fā)表于 02-04 09:29 ?1156次閱讀

    pcb設(shè)計(jì)布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)布局布線原則及規(guī)則有哪些?PCB設(shè)計(jì)六大布線規(guī)則。在PCB設(shè)計(jì)中,布線是至關(guān)重要的一步。合理有效的布線
    的頭像 發(fā)表于 01-22 09:23 ?2154次閱讀

    PCB電路板布局布線設(shè)計(jì)交流

    PCB電路板布局布線設(shè)計(jì)交流
    發(fā)表于 01-19 22:27