一個(gè)運(yùn)放,使用電阻接成負(fù)反饋的形式,閉環(huán)放大倍數(shù)為-1。進(jìn)行環(huán)路stb仿真,有些corner下相位曲線(xiàn)從0開(kāi)始,但其他corner正常。這種是什么原因?該怎么解決?
注0:本文來(lái)源于某天微信群的討論。感謝提問(wèn)者和解答****的大神們。
注1:本文涉及到的運(yùn)放經(jīng)確認(rèn)是一個(gè)折疊式輸入,class AB輸出,使用電阻配置為閉環(huán)增益負(fù)一的運(yùn)放。
注2:stb仿真指的是stability,主要仿的是電路的環(huán)路穩(wěn)定性。
注3:由于某些“你懂的”原因,圖片只能拍照,無(wú)法截取高清圖。特補(bǔ)上另一個(gè)圖片,這個(gè)圖片來(lái)自于文末Designer guide網(wǎng)站。
電路上來(lái)說(shuō),確實(shí)是負(fù)反饋。如果相位從零開(kāi)始,那么低頻時(shí),豈不是正反饋?對(duì)于仿真器,如何計(jì)算的,大家是怎么理解的呢?
大神1給出了一個(gè)解答,原文如下:
這個(gè)問(wèn)題來(lái)源應(yīng)該是內(nèi)部補(bǔ)償?shù)膍inor loop還在導(dǎo)致的,如果沒(méi)有minor loop,stb仿真就不會(huì)出現(xiàn)這種問(wèn)題。。。。stb用的Middlebrook那個(gè)double injection方法會(huì)常常出現(xiàn)這個(gè)問(wèn)題,大家好像都忽略這個(gè)問(wèn)題,沒(méi)看見(jiàn)誰(shuí)去深究過(guò)這個(gè)主要是Middlebrrok的文章太難懂了...
這時(shí),大神2補(bǔ)充道:
第一,spectre的STB仿真時(shí)基于“Middlebrook方法”,仿真時(shí)將輸入與輸出斷開(kāi),引入交流源,得到Tv=Vy/Vx 。第二,在反饋環(huán)路引入電流源ix、iy,Ti=iy/ix
仿真時(shí)假定Tv=T=LG。對(duì)于CMOS工藝,低頻gate阻抗無(wú)窮大,ix≈0,Ti∞,所以T≈Tv。高頻時(shí),由于有漏電流,Ti不斷減小,T≠Tv。所以在低頻是得到的LG是一致的,高頻時(shí)會(huì)有一定區(qū)別在Ti大、Tv比較小情況下,由于spice是單獨(dú)計(jì)算Ti和Tv。若Tv非常小,spice計(jì)算出來(lái)的TV與實(shí)際值會(huì)有δTv的差值,經(jīng)過(guò)很大的Ti放大后,最終得到的環(huán)路增益會(huì)有很大的誤差值。
大神1此時(shí)又做了更為詳盡的補(bǔ)充:
反正我估計(jì)這篇論文,包括我在內(nèi)的大多數(shù)人看了也只能是知其然,但不知道其所以然。還是解釋不了為何某些corner會(huì)從0度開(kāi)始,反正從我直覺(jué)上猜測(cè)是因?yàn)槔锩孢€有個(gè)小環(huán)路導(dǎo)致的。。。對(duì)于multi-loop的loop gain我也一直有些confuse,因?yàn)楹苊黠@stb在不同地方加probe仿出來(lái)的phase margin是不一樣的,因?yàn)閿嗟奈恢貌灰粯哟_實(shí)也是不同的loop,如果按照middlebrook這個(gè)理論怎么更好的去解釋呢?
所有3-stage及以上的opamp論文都不看loop gain,穩(wěn)定性就只看close-loop gain的極點(diǎn)是不是在左半平面,可以判斷是否穩(wěn)定,但是close-loop gain是告訴不了你margin還有多少的,因此文章通常都是看階躍響應(yīng)的ripple來(lái)估算。從mason定理來(lái)講,不管你in/out是哪個(gè)點(diǎn),close-loop gain的分母永遠(yuǎn)是一樣的,也就是說(shuō)閉環(huán)極點(diǎn)是唯一的,所以穩(wěn)定性也是確定的。所以感覺(jué)上stb仿真不管在哪里加probe,即使仿出來(lái)的phase margin有的大有的小也沒(méi)關(guān)系,反正都會(huì)是穩(wěn)定的。隨便舉個(gè)例子,可能在某個(gè)地方斷環(huán)穩(wěn)定性的PM隨pvt corner變化5070度之間,在另一個(gè)地方斷環(huán)PM在3540度之間,其實(shí)都是正確的,不要因?yàn)閜hasemargin不夠大而非要強(qiáng)行把后一個(gè)值也要做到60度,可能他值不大但是variation也比較小。
尤其是在做哪種leapfrog的filter的時(shí)候,可能某些結(jié)構(gòu)在某些地方斷環(huán)的話(huà),即使理想opamp也可能phasemagrin只有40度而已,這不代表opamp有問(wèn)題,而是因?yàn)檫@些極點(diǎn)可能是filter的intrinsic pole @瓜在stb斷環(huán)時(shí)通常大家習(xí)慣在高阻地方斷環(huán),也是為了Ti≈0,更簡(jiǎn)單。但照理講Ti即使不等于0也是可以的?;蛘卟徽f(shuō)是斷環(huán)吧,就是指stb probe放的位置。
-
仿真器
+關(guān)注
關(guān)注
14文章
1019瀏覽量
84101 -
STB
+關(guān)注
關(guān)注
0文章
23瀏覽量
16662 -
CMOS工藝
+關(guān)注
關(guān)注
1文章
58瀏覽量
15757 -
漏電流
+關(guān)注
關(guān)注
0文章
266瀏覽量
17169
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
運(yùn)放的穩(wěn)定性仿真分析

運(yùn)放穩(wěn)定性的判斷原理的補(bǔ)償原理?
【運(yùn)放穩(wěn)定性分析】TI 高精度實(shí)驗(yàn)室 運(yùn)放培訓(xùn)筆記
運(yùn)放傳遞函數(shù)推導(dǎo)和零極點(diǎn)分析(TI運(yùn)放穩(wěn)定性合集第10部分)
使用SPICE工具檢查運(yùn)放穩(wěn)定性
運(yùn)放電路穩(wěn)定性,這篇給你講全了!
以運(yùn)放OP07為例分析運(yùn)放穩(wěn)定性
運(yùn)放穩(wěn)定性的標(biāo)準(zhǔn)及測(cè)試
運(yùn)放穩(wěn)定性:環(huán)路穩(wěn)定性基礎(chǔ)
運(yùn)放穩(wěn)定性分析詳解(五)
討論電容對(duì)運(yùn)放穩(wěn)定性的影響

運(yùn)放穩(wěn)定性理論計(jì)算示例

評(píng)論