0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ESL設(shè)計的特點有哪些

麥辣雞腿堡 ? 來源:TrustZone ? 作者:TrustZone ? 2023-11-02 14:30 ? 次閱讀

ESL設(shè)計之所以會受歡迎,主要源于以下3方面的特性:功能正確和時鐘精確型的執(zhí)行環(huán)境使提前開發(fā)軟件成為可能,縮短了軟硬件集成的時間;

系統(tǒng)設(shè)計更早地與驗證流程相結(jié)合,能確定工程開發(fā)產(chǎn)品的正確性;在抽象層設(shè)置的約束和參數(shù)可以被傳遞到各種用于設(shè)計實現(xiàn)的工具中。

1.更早地進行軟件開發(fā)

有了虛擬的原型平臺意味著可以更早地開始軟件開發(fā)。對于目前基于SystemC語言的ESL設(shè)計方法學(xué)來說,ESL設(shè)計工程師可用SystemC生成一個用來仿真SoC行為的事務(wù)級模型。由于事務(wù)級模型比RTL模型的開發(fā)速度要快得多。在RTL實現(xiàn)以前,完成TLM建模后的系統(tǒng)就可以開始軟件的開發(fā)。

那么,軟件的開發(fā)可以與RTL實現(xiàn)同時展開,而不是傳統(tǒng)的在RTL實現(xiàn)完成以后才開始軟件開發(fā)。雖然部分與硬件實現(xiàn)細節(jié)有關(guān)的軟件要在RTL完成以后才能開始,但還是可以節(jié)省大量開發(fā)時間。

對于一個大型軟件開發(fā)任務(wù),盡可能早地開始軟件開發(fā)很有必要。這樣不但節(jié)省了大量軟件開發(fā)的時間,還使軟硬件的集成和驗證變得更加容易。如此獨一無二的特性吸引了很多公司將其作為設(shè)計流程中特定的一環(huán)。

2.更高層次上的硬件設(shè)計

為了適應(yīng)不斷變化的市場要求,需要不斷推出新產(chǎn)品或經(jīng)過改進的產(chǎn)品。在SoC設(shè)計中可以通過改進一些模塊的性能、增加功能模塊或存儲器、甚至在系統(tǒng)結(jié)構(gòu)上做出重大的調(diào)整。因此,設(shè)計工程師必須擁有可實現(xiàn)的快速硬件設(shè)計方法。

為了實現(xiàn)快速的硬件設(shè)計,ESL設(shè)計須建立在較高的抽象層次之上,如事務(wù)級建模(TLM)。事務(wù)級建??蓪崿F(xiàn)較早開始軟件開發(fā)、ESL設(shè)計及驗證任務(wù)的虛擬集成平臺。

以前,RTL平臺曾被用來減少設(shè)計修改的問題,它通過為未來設(shè)計提供一個經(jīng)過預(yù)驗證的系統(tǒng)結(jié)構(gòu)來實現(xiàn)這一點。然而,為滿足新的市場需求而優(yōu)化RTL系統(tǒng)結(jié)構(gòu)和集成RTL級的IP所帶來的困難越來越大,這會顯著減緩設(shè)計過程。而一個未經(jīng)優(yōu)化的系統(tǒng)結(jié)構(gòu)可能對性能和功耗產(chǎn)生負面影響。最終,設(shè)計團隊可能會因為性能目標(biāo)和成本目標(biāo)的沖突而被迫放棄。

事務(wù)級模型被應(yīng)用于函數(shù)調(diào)用和數(shù)據(jù)包傳輸層。這是一個抽象層,設(shè)計意圖在該層被捕獲,而且該層給設(shè)計工程師提供了一個直接而清晰的系統(tǒng)行為視圖。而在ESL設(shè)計中的事務(wù)模型更容易集成到SoC架構(gòu)的事務(wù)模型中,使SoC結(jié)構(gòu)設(shè)計師能快速研究并分析多個備選硬件架構(gòu)和硬件/軟件分割方案以確定最佳架構(gòu)。這種方法明顯加快了初始設(shè)計,但它的最大好處是在快速轉(zhuǎn)變的設(shè)計中采用最初的SoC TLM作為易于更改的平臺。

傳輸級模型可以分為事件觸發(fā)型和時鐘精確型。事件觸發(fā)機制在硬件設(shè)計仿真中經(jīng)常使用,它能維持大量并發(fā)性事件的順序。然而,面對如此眾多的執(zhí)行事件,如果想要在更高的抽象層執(zhí)行得更快,就必須將它們歸結(jié)到相應(yīng)的時鐘周期或指令周期,這就是時鐘精確型模型的原理。所以,將大量有嚴(yán)格順序的事件抽象到每個時鐘節(jié)拍內(nèi)建模,進而搭建出的虛擬原型平臺可以達到比事件觸發(fā)型的仿真快10倍以上的仿真速度,而并不影響功能和性能的評估結(jié)果。

這些模型能夠提供比RTL級模型快好幾個數(shù)量級的仿真速度。在保證功能正確的前提下,只損失一些時序精度,所以對ESL工具的挑戰(zhàn)就是既要保持足夠精度的時序信息來幫助設(shè)計決策,又要提供足夠的仿真速度以滿足大型的系統(tǒng)軟件(如OS啟動)在可接受的時間內(nèi)完整運行。

只要掌握了這種平衡,就可以在高級設(shè)計中驗證時序和設(shè)置約束條件,再將這些優(yōu)化的設(shè)計分割、分配到各個不同的軟硬件設(shè)計工作組去加以實現(xiàn)。RTL或帶有時序信息的RTL仿真通常只能提供10 MIPS到數(shù)百MIPS左右的系統(tǒng)仿真性能,然而,時鐘精確型的ESL仿真卻能達到100 kMIPS到1 MMIPS的仿真速度。一般來說,ESL上的仿真只會同RTL仿真的時序有些細微差別,這足以滿足在時鐘級別上驗證系統(tǒng)行為的目的。

3.設(shè)計的可配置性和自動生成

越來越多的系統(tǒng)強調(diào)自己的可配置性,如不同的處理器、不同的總線帶寬、不同的存儲器容量、無數(shù)的外設(shè),所以在仿真中模擬各種不同的配置對設(shè)計者來說非常有價值。設(shè)計的風(fēng)險在于需要綜合驗證環(huán)境,配置和生成出來的設(shè)計必須與驗證環(huán)境得到的結(jié)果完全一致,并延續(xù)到整個設(shè)計流程中。

而且系統(tǒng)互連已不再是固定不變的IP總線和橋,通常系統(tǒng)互連是由可配置的結(jié)構(gòu)生成器產(chǎn)生的。配置這些部件的本質(zhì)就是要在存儲器和處理器間提供足夠優(yōu)化和高性能的帶寬。通過ESL模型,結(jié)構(gòu)設(shè)計師能夠找到最好的配置方案,但是,這樣產(chǎn)生出來的結(jié)果需要與一套骨架的驗證環(huán)境同步到設(shè)計實現(xiàn)中去。

ESL設(shè)計領(lǐng)域有3種不同的層次,最高的層次是算法開發(fā),在設(shè)計和實現(xiàn)層次是系統(tǒng)架構(gòu)開發(fā),第3種就是設(shè)計的自動生成過程。ESL設(shè)計更進一步的目標(biāo)是能夠自動生成IP。一旦系統(tǒng)設(shè)計經(jīng)過各種權(quán)衡確定方案之后,各種可配置的模塊也可以將參數(shù)最終確定下來,就可以利用工具將確定的方案自動裝配產(chǎn)生出來了。

例如,ARM已經(jīng)實現(xiàn)了從RealView SoC Designer ESL環(huán)境中自動導(dǎo)入Synopsys DesignWare CoreAssembler SoC的集成和綜合流程,并且可以從CoreAssembler或Mentor Graphics公司的Platform Express中啟動ARM PL300 AXI可配置互連生成器,來生成AXI總線系統(tǒng)。

4.方便的結(jié)構(gòu)設(shè)計

ESL結(jié)構(gòu)設(shè)計能完成功能到運算引擎的映射,這里的引擎指的是那些可編程的目標(biāo),如處理器、可配置的DSP協(xié)處理器,或者特殊的硬件模塊如UART外設(shè)、互連系統(tǒng)和存儲器結(jié)構(gòu)。這是系統(tǒng)設(shè)計的開始環(huán)節(jié),從行為上劃分系統(tǒng),驗證各種配置選擇的可行性及優(yōu)化程度。在這個領(lǐng)域中的工具很多,如CoWare公司的ConvergenSC、Synopsys公司的CoCencentric System Studio、ARM公司的RealView SoC Designer,這些工具都可用于開始時的結(jié)構(gòu)設(shè)計。

ESL工具對于開發(fā)可配置結(jié)構(gòu)體系是非常關(guān)鍵的,它使系統(tǒng)結(jié)構(gòu)從抽象的行為級很容易地映射到具體的硬件設(shè)計,從而方便決定哪些模塊可以被復(fù)用,哪些新模塊需要設(shè)計。它還能提供必要信息指導(dǎo)最優(yōu)化的通信、調(diào)度和仲裁機制。

為了在結(jié)構(gòu)設(shè)計中方便復(fù)用、模擬IP模塊,就必須對它們進行建模,比如用SystemC語言對處理器和總線這樣主要的IP進行事務(wù)級建模。在事務(wù)級模型完成后,在RTL建模和軟件開發(fā)的同時可以對體系結(jié)構(gòu)進行驗證和評估。系統(tǒng)體系結(jié)構(gòu)的開發(fā)需要使用帶有時間信息的事務(wù)級模型。

周期精確的RTL模型對系統(tǒng)體系結(jié)構(gòu)的分析能夠提供精確的分析。但RTL模型的開發(fā)遠比事務(wù)級模型的開發(fā)需要更多的時間,而且當(dāng)模型需要做出改變以適應(yīng)軟硬件劃分調(diào)整的時候,事務(wù)級模型更加靈活。雖然事務(wù)級模型的精確性比RTL模型要低,但實驗表明包含時間信息的事務(wù)級模型能夠提供足夠的精確度。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4190

    瀏覽量

    218627
  • ESL
    ESL
    +關(guān)注

    關(guān)注

    1

    文章

    74

    瀏覽量

    21366
  • 模型
    +關(guān)注

    關(guān)注

    1

    文章

    3279

    瀏覽量

    48976
  • 系統(tǒng)
    +關(guān)注

    關(guān)注

    1

    文章

    1018

    瀏覽量

    21384
收藏 人收藏

    評論

    相關(guān)推薦

    怎么計算陶瓷電容的ESR和ESL

    因為相同容值,電壓的陶瓷電容,在不同的封裝下,ESR和ESL是不一樣的,在PCB設(shè)計的時候要考慮這些,所以想問下電容的ESR和ESL是如何計算的?因為我再datasheet里面沒有找到相關(guān)的描述,都
    發(fā)表于 07-16 13:15

    ESL什么參數(shù)?

    一只電容器會因其構(gòu)造而產(chǎn)生各種阻抗、感抗,比較重要的就是ESR等效串聯(lián)電阻及ESL等效串聯(lián)電感—這就是容抗的基礎(chǔ)。電容器提供電容量,要電阻干嘛?故ESR及ESL也要求低…低;但low ESR/low ESL通常都是高級系列。
    發(fā)表于 03-30 09:00

    ESR,ESL對電容何影響?

    在公司面試的時候 關(guān)于RLC最最基本的電路相關(guān)問題會是經(jīng)常詢問的嗎?比如ESR,ESL對電容的影響這種類型的會問嗎?
    發(fā)表于 03-05 07:34

    ESL的定義是什么?它與FPGA何關(guān)系?

    ESL的定義是什么?ESL與FPGA何關(guān)系?ESL的用戶群主要是哪些?ESL設(shè)計流程是怎樣的?
    發(fā)表于 04-14 07:07

    ESL與FPGA的關(guān)系是什么

    ESL與FPGA的關(guān)系是什么面向FPGA的電子系統(tǒng)級設(shè)計工具
    發(fā)表于 05-06 10:05

    回去 ESL6/R&S羅德與斯瓦茨 ESL6

    回去 ESL6/R&S羅德與斯瓦茨 ESL6/測試接收器東莞市佳賽通用儀器有限公司聯(lián)系人:熊先生***(微信同號)QQ:623511571傳真:0769-87500340郵箱
    發(fā)表于 08-28 13:55

    羅德與施瓦茨ESL3 ESL7 EMI接收機

    羅德與施瓦茨ESL3 ESL7 EMI接收機劉S 181-2461-8938技術(shù)咨詢:181-2461-8938(微信180-2544-6127)傳真:0755-27538807客服QQ
    發(fā)表于 10-18 11:11

    在SoC設(shè)計中采用ESL設(shè)計和驗證方法

    ESL 設(shè)計和驗證方法使設(shè)計工程師能夠?qū)W⒂谀切┙o產(chǎn)品及IP 帶來差異化和價值的系統(tǒng)設(shè)計屬性,即功能性和性能。本文討論電子系統(tǒng)級(ESL)設(shè)計和驗證方法學(xué)在系統(tǒng)級芯片(SoC)設(shè)
    發(fā)表于 11-30 16:15 ?33次下載

    索尼t(yī)a-f333esl pdf

    索尼t(yī)a-f333esl:
    發(fā)表于 02-20 16:40 ?64次下載
    索尼t(yī)a-f333<b class='flag-5'>esl</b> pdf

    面向FPGA的ESL工具

    目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開始的系統(tǒng)設(shè)計與驗證方法學(xué)。與硬件語言如 Verilog 和 VHDL比起來,ESL 設(shè)計語言在語法和語義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 何關(guān)系?
    發(fā)表于 12-06 11:37 ?3次下載

    ESL和DFM將完全更新EDA市場?

    該報告暗示,EDA產(chǎn)業(yè)最終將提出一套切實可行的ESL方法論,這是朝向ESL工具銷售增長的首要關(guān)鍵一步。Gartner Dataquest預(yù)測,ESL工具市場將在未來5年達到35.7%的年復(fù)合增長率,但該公司希望這一比率甚至將會更
    發(fā)表于 10-04 12:53 ?903次閱讀

    ESL和DFM論文和資料免費分享

    ESL和DFM論文和資料免費分享。
    發(fā)表于 03-29 09:33 ?16次下載
    <b class='flag-5'>ESL</b>和DFM論文和資料免費分享

    ESL企業(yè)級標(biāo)準(zhǔn)加載器

    ./oschina_soft/esl.zip
    發(fā)表于 05-30 15:36 ?1次下載
    <b class='flag-5'>ESL</b>企業(yè)級標(biāo)準(zhǔn)加載器

    為什么電容可以去耦? ESR和ESL對于電容濾波作用的影響

    降低ESL,降低高頻區(qū)域的阻抗,因為在頻率超過超過自諧振頻率fs之后,電容呈現(xiàn)的是感抗,跟ESL相關(guān),這時候降低ESL,就可以降低電容的阻抗。
    發(fā)表于 02-08 13:46 ?3898次閱讀

    ESL設(shè)計基本概念

    電子系統(tǒng)級(ESL,Electronic System Level)設(shè)計方法和ESL工具相對來說是一種較新的方法學(xué)和工具。雖然這種方法學(xué)的提出和工具的開發(fā)在20世紀(jì)90年代已經(jīng)開始,由于相關(guān)工具無法
    的頭像 發(fā)表于 11-02 14:17 ?949次閱讀