電源抑制比DC-PSRR測(cè)試

** DC-PSRR**

在理想運(yùn)放中，運(yùn)放的特性不會(huì)隨電源電壓的變化而變化。但實(shí)際應(yīng)用時(shí)并非如此，實(shí)際運(yùn)放在電源電壓發(fā)生變化時(shí)，總會(huì)引起運(yùn)放參數(shù)的變化。

這就引出運(yùn)放的一個(gè)重要參數(shù)，運(yùn)放的電源（紋波）抑制比PSRR（Power Supply Ripple Rejection Ratio）。

《SJT 10738-1996 半導(dǎo)體集成電路 運(yùn)算（電壓）放大器測(cè)試方法的基本原理》一文中給出其定義：電源的單位變化所引起的輸入失調(diào)電壓的變化率。公式如下圖，可知PSRR可以用V/V、μV/V或dB表示。

這兩種表示方法，都可以讓我們清楚的理解到運(yùn)放對(duì)電源電壓變化的抑制能力。注：DC-PSRR表示直流電壓源（頻率為0）大小變化時(shí)，對(duì)輸入失調(diào)電壓大小變化的抑制能力。

** PSRR的測(cè)試**

測(cè)試原理圖如下所示：

測(cè)試步驟：

a.開關(guān)管K4置地（或規(guī)定的參考電壓），只要保證地或參考電壓具有很低的噪聲即可；

b.開關(guān)K置“1”，在輔助放大器A的輸出端測(cè)得電壓VL8；

c.開關(guān)管置“2”（即正負(fù)電源電壓同時(shí)增加ΔV），在輔助放大器A的輸出端測(cè)得電壓VL9；

d.由bc可以計(jì)算求出PSRR：

注：PSRR不可能為無窮大（一般為40dB~80dB），與運(yùn)放差分輸入管的不完全匹配有極大關(guān)系。