0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為什么高速PCB設(shè)計(jì)中信號(hào)線(xiàn)不能多次換孔

領(lǐng)卓打樣 ? 來(lái)源:領(lǐng)卓打樣 ? 作者:領(lǐng)卓打樣 ? 2023-11-02 10:17 ? 次閱讀

一站式PCBA智造廠(chǎng)家今天為大家講講在高速PCB設(shè)計(jì)中為什么信號(hào)線(xiàn)不能多次換孔。為什么在高速PCB設(shè)計(jì)中,信號(hào)線(xiàn)不能多次換孔?大家在進(jìn)行PCB設(shè)計(jì)時(shí)肯定都接觸過(guò)過(guò)孔,所以大家都知道過(guò)孔對(duì)PCB信號(hào)質(zhì)量的影響很大,先給大家介紹一下我們?cè)赑CB設(shè)計(jì)時(shí)過(guò)孔應(yīng)該如何選取。

通常有三種類(lèi)型的過(guò)孔可供選擇:(單位是mil)

8/16±2mil 10/20±2mil 12/24±2mil

通常,當(dāng)板子比較密的情況下,我們會(huì)使用8/16±2mil(8/14,8/16,8/18)大小的過(guò)孔,當(dāng)板材相對(duì)空曠時(shí),可選擇12/24±2mil(12/22,12/24,12/26都可以)大小的過(guò)孔,10/20之間可以使用10/20±2mil(10/18,10/20,10/22)大小的過(guò)孔。

就經(jīng)濟(jì)效益而言,我們過(guò)孔越大,成本越低,所以我們要控制板材的成本,在滿(mǎn)足我們的設(shè)計(jì)的同時(shí),盡量把過(guò)孔設(shè)置大一點(diǎn)。

當(dāng)然在HDI板子當(dāng)中,我們通常需要盲埋孔。通常,我們的盲孔的大小范圍為4/10±2這樣,它通??梢該糁泻副P(pán),但需要注意的是,它不應(yīng)該擊中焊盤(pán)的中心。它通??梢該糁泻副P(pán)的邊緣,這樣在工藝處理方面會(huì)更好。

所以我們的過(guò)孔越大越好還是越小越好,顯然不是這樣的。

從工藝的角度來(lái)看,我們的過(guò)孔內(nèi)徑不能小于板厚的1/7,為什么?

因?yàn)楫?dāng)我們的過(guò)孔小于1/7時(shí),由于工藝技術(shù)的影響,我們不能在過(guò)孔孔壁上均勻鍍銅,當(dāng)我們不能均勻鍍銅時(shí),我們板的電氣性能就會(huì)受到影響。因此,當(dāng)板厚較大時(shí),我們也應(yīng)該增加過(guò)孔。

我們上面的結(jié)論是,最好是穿過(guò)更大的洞。此時(shí),我們需要向您介紹兩個(gè)公式。一個(gè)是過(guò)孔寄生電容的計(jì)算公式:C=1.41εTD2/(D1-D另一個(gè)是寄生電感的計(jì)算公式:L=5.08h[ln(4h/d)+1]。

先來(lái)看看過(guò)孔寄生電容計(jì)算公式:

ε:板材的介電常數(shù),通常不同板材的介電常數(shù)也不同,T:指板的厚度。

假設(shè)過(guò)孔是在GND在這種情況下,D1值為過(guò)孔邊緣與銅皮之間的避讓距離(反焊盤(pán)),D2:指過(guò)孔的外徑。

我們可以從上面的公式得出結(jié)論:

1. 在板和板厚度不變的情況下D寄生電容越大,寄生電容越小,C與D1成反比關(guān)系。

2. 在板材和厚度不變的情況下D寄生電容越大,寄生電容越大,C與D2成正比關(guān)系。

3. 在板厚和D2,D在不變的情況下,板材的介電常數(shù)越大,寄生電容越大,C與ε成正比關(guān)系。

4. 介電常數(shù)及D2,D板厚T越大,寄生電容越大。

在普通PCB設(shè)計(jì)中,過(guò)孔寄生電容和寄生電感對(duì)PCB設(shè)計(jì)影響不大,可以進(jìn)行常規(guī)選擇。但是在高速下。PCB通過(guò)對(duì)上述過(guò)孔寄生特性的分析,我們可以看到中間過(guò)孔設(shè)計(jì)在高速下PCB在設(shè)計(jì)中,看似簡(jiǎn)單的過(guò)孔往往會(huì)給電路設(shè)計(jì)帶來(lái)巨大的負(fù)面影響。

為了減少過(guò)孔寄生效應(yīng)的不利影響,在設(shè)計(jì)中可以盡可能做到:

1) 選擇合理的過(guò)孔尺寸。對(duì)于多層一般密度PCB在設(shè)計(jì)上,選擇10/20/36POWER隔離區(qū))過(guò)孔較好;對(duì)于電源或地線(xiàn)的過(guò)孔,可考慮使用較大的尺寸,以降低阻抗;

2)POWER隔離區(qū)越大越好;

3)PCB信號(hào)走線(xiàn)盡量不要換層,即盡量減少過(guò)孔;

4)使用較薄的PCB兩種寄生參數(shù)有利于減少過(guò)孔;

當(dāng)然,設(shè)計(jì)中需要分析具體問(wèn)題。綜合考慮成本和信號(hào)質(zhì)量,在高速下PCB在設(shè)計(jì)時(shí),設(shè)計(jì)師總是希望孔越小越好,這樣板上的布線(xiàn)空間就越大。此外,孔越小,其自身的寄生電容越小,更適合高速電路。

在高密度PCB在設(shè)計(jì)中,非過(guò)孔(盲埋孔)和過(guò)孔尺寸的減小帶來(lái)了成本的增加,過(guò)孔尺寸不能無(wú)限減小,受到影響PCB制造商在高速下限制鉆孔和電鍍等工藝技術(shù)PCB在過(guò)孔設(shè)計(jì)中應(yīng)考慮平衡。

然后,在了解了以上信息后,我們就會(huì)知道為什么在高速PCB設(shè)計(jì)中,我們不能不能打過(guò)多的過(guò)孔了。過(guò)孔本身會(huì)帶來(lái)寄生電容和寄生電感。過(guò)孔越多,寄生電容和寄生電感的值就越大。所以這就是為什么很多數(shù)據(jù)手冊(cè)上面會(huì)寫(xiě)我們布線(xiàn)時(shí)過(guò)孔的數(shù)量不能超過(guò)多少個(gè),一般我們的高速信號(hào)線(xiàn)采取不能超過(guò)三個(gè)過(guò)孔的原則,能不打孔就不打孔。

關(guān)于在高速PCB設(shè)計(jì)中為什么信號(hào)線(xiàn)不能多次換孔的知識(shí)點(diǎn),想要了解更多的,可關(guān)注領(lǐng)卓PCBA,如有需要了解更多PCB打樣、SMT貼片、PCBA加工的相關(guān)技術(shù)知識(shí),歡迎留言獲取!

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì)高速模擬輸入信號(hào)線(xiàn)方法及規(guī)則

    本文主要詳解PCB設(shè)計(jì)高速模擬輸入信號(hào)線(xiàn),首先介紹了PCB設(shè)計(jì)高速模擬輸入
    發(fā)表于 05-25 09:06 ?9192次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>高速</b>模擬輸入<b class='flag-5'>信號(hào)</b>走<b class='flag-5'>線(xiàn)</b>方法及規(guī)則

    高速數(shù)合邏輯電路中信號(hào)線(xiàn)的電磁發(fā)射頻譜原理

    高速數(shù)合邏輯電路中信號(hào)線(xiàn)的電磁發(fā)射頻譜原理 提要    本文主要討論高速數(shù)合邏輯電路中,信號(hào)線(xiàn)的電磁發(fā)射頻譜。作者提供一個(gè)模型
    發(fā)表于 10-21 14:59

    高速PCB設(shè)計(jì)常見(jiàn)問(wèn)題

    電路應(yīng)具備信號(hào)分析、傳輸線(xiàn)、模擬電路的知識(shí)。錯(cuò)誤的概念:8kHz幀信號(hào)為低速信號(hào)。 問(wèn):在高速PCB設(shè)計(jì)
    發(fā)表于 01-11 10:55

    Altium Designer中信號(hào)線(xiàn)束的使用

    ,且這些信號(hào)線(xiàn)均已采用特定命名規(guī)則進(jìn)行標(biāo)識(shí)。另 一方面,信號(hào)線(xiàn)束包括包含導(dǎo)線(xiàn)和總線(xiàn)等在內(nèi)的多重信號(hào)線(xiàn)的邏輯分組。此多重信號(hào)線(xiàn)組可視為單一實(shí)體,其在整個(gè)項(xiàng)目中可用。
    發(fā)表于 06-28 06:00

    為什么布線(xiàn)的時(shí)候不能中信號(hào)線(xiàn)進(jìn)行自動(dòng)布線(xiàn)?

    為什么我在操作自動(dòng)布線(xiàn)的時(shí)候,不能中信號(hào)線(xiàn)或者電源線(xiàn)之類(lèi)的?
    發(fā)表于 09-19 04:23

    PCB設(shè)計(jì)中,常見(jiàn)的串口通訊線(xiàn)(TX、RX)是否屬于高速信號(hào)線(xiàn)?

    請(qǐng)問(wèn)大伙PCB設(shè)計(jì)中,常見(jiàn)的串口通訊線(xiàn)(TX、RX)是否屬于高速信號(hào)線(xiàn)?然后高速信號(hào)的標(biāo)準(zhǔn)到底是
    發(fā)表于 01-26 20:39

    高速pcb信號(hào)線(xiàn)的經(jīng)典規(guī)則讓pcb設(shè)計(jì)不再難

    規(guī)則一:高速信號(hào)線(xiàn)屏蔽規(guī)則  在高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速
    的頭像 發(fā)表于 11-25 07:43 ?8016次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>pcb</b><b class='flag-5'>信號(hào)</b>走<b class='flag-5'>線(xiàn)</b>的經(jīng)典規(guī)則讓<b class='flag-5'>pcb設(shè)計(jì)</b>不再難

    高速PCB設(shè)計(jì)中走線(xiàn)屏蔽的各項(xiàng)規(guī)則解析

    高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線(xiàn),走線(xiàn)需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽
    發(fā)表于 03-15 14:05 ?5232次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>中走<b class='flag-5'>線(xiàn)</b>屏蔽的各項(xiàng)規(guī)則解析

    PCB設(shè)計(jì)EMI的高速信號(hào)走線(xiàn)規(guī)則

    高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號(hào)線(xiàn),走線(xiàn)需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。建議屏蔽
    的頭像 發(fā)表于 05-06 18:08 ?4425次閱讀

    高速PCB設(shè)計(jì)中信號(hào)完整性研究綜述

    總結(jié)了在高速PCB板設(shè)計(jì)中信號(hào)完整性產(chǎn)生的原因、抑制和改善的方法。介紹了使用IBS模型的仿真步驟以及使用 CADENCE公司的 Allegro SPB軟件,支持IBIS模型對(duì)反射和串?dāng)_的仿真,驗(yàn)證了其改善后的效果,可以直觀地看到
    發(fā)表于 05-27 13:59 ?21次下載

    為什么在高速PCB設(shè)計(jì)當(dāng)中信號(hào)線(xiàn)不能多次

    大家在進(jìn)行PCB設(shè)計(jì)時(shí)過(guò)孔肯定是要接觸的,那么大家知道過(guò)孔對(duì)于我們PCB信號(hào)質(zhì)量影響有多大嗎?在搞清楚上面這個(gè)這個(gè)問(wèn)題之前我們先給大家介紹一下我們?cè)?b class='flag-5'>PCB設(shè)計(jì)時(shí)過(guò)孔應(yīng)該如何選取。 一
    的頭像 發(fā)表于 12-06 07:45 ?823次閱讀

    關(guān)于高速串行信號(hào)隔直電容的PCB設(shè)計(jì)注意點(diǎn)

    開(kāi)來(lái),從而達(dá)到保護(hù)信號(hào)完整性的目的。下面將詳細(xì)介紹高速串行信號(hào)隔直電容的PCB設(shè)計(jì)注意事項(xiàng)。 1. 布局原則 在進(jìn)行高速串行
    的頭像 發(fā)表于 10-24 10:26 ?959次閱讀

    高速電路設(shè)計(jì)中,如何應(yīng)對(duì)PCB設(shè)計(jì)中信號(hào)線(xiàn)的跨分割

    一站式PCBA智造廠(chǎng)家今天為大家講講PCB信號(hào)跨分割線(xiàn)怎么處理?PCB設(shè)計(jì)中跨分割的處理方法。在 PCB設(shè)計(jì) 過(guò)程中,電源平面的分割或者是地平面的分割,會(huì)導(dǎo)致平面的不完整,這樣
    的頭像 發(fā)表于 12-04 10:26 ?821次閱讀
    在<b class='flag-5'>高速</b>電路設(shè)計(jì)中,如何應(yīng)對(duì)<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中信號(hào)線(xiàn)</b>的跨分割

    什么是PCB,PCB設(shè)計(jì)中對(duì)PCB有哪些要求

    的要求。 ? 什么是PCB? PCBPCB設(shè)計(jì)中的一個(gè)術(shù)語(yǔ),這個(gè)是一個(gè)動(dòng)作,通俗的理解就是拉線(xiàn)打孔。
    的頭像 發(fā)表于 04-08 09:19 ?1136次閱讀

    如何應(yīng)對(duì)PCB設(shè)計(jì)中信號(hào)線(xiàn)的跨分割呢?

    PCB設(shè)計(jì)過(guò)程中經(jīng)常會(huì)遇到高多層、高密度的設(shè)計(jì),那么這種情況下就難免出現(xiàn)跨分割的情況
    的頭像 發(fā)表于 05-27 09:34 ?1139次閱讀
    如何應(yīng)對(duì)<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中信號(hào)線(xiàn)</b>的跨分割呢?