運(yùn)算放大器輸入失調(diào)電壓的理解和產(chǎn)生原因

【模擬電路設(shè)計(jì)】輸入失調(diào)電壓（Input Offset Voltage，VOS）

運(yùn)算放大器的Data sheet一般分為兩大類：直流參數(shù)和交流參數(shù)。DC參數(shù)決定了輸出與理想運(yùn)算放大器匹配的精確程度。因此，運(yùn)算放大器的精度取決于直流誤差的大小。

我們?cè)谑褂眠\(yùn)放時(shí)，經(jīng)常會(huì)看到一個(gè)參數(shù)，輸入失調(diào)電壓，輸入失調(diào)電壓 (VOS) 是運(yùn)算放大器 (op amp) 規(guī)格中的常見(jiàn)直流參數(shù)。但是這個(gè)值是干嘛的？今天我們主要分為如下兩方面進(jìn)行講解一下。

①失調(diào)電壓的理解

②失調(diào)電壓的產(chǎn)生

失調(diào)電壓的理解

理想情況下，如果運(yùn)算放大器的兩個(gè)輸入電壓完全相同，則輸出應(yīng)為0V。但運(yùn)放內(nèi)部?jī)奢斎胫窡o(wú)法做到完全平衡，導(dǎo)致輸出永遠(yuǎn)不會(huì)是0，具體見(jiàn)圖1所示。此時(shí)保持放大器負(fù)輸入端不變，而在正輸入端施加一個(gè)可調(diào)的直流電壓，調(diào)節(jié)它直到輸出直流電壓變?yōu)?V，此時(shí)正輸入端施加的電壓的負(fù)值即為輸入失調(diào)電壓，用VOS表示。但是，多數(shù)情況下，輸入失調(diào)電壓不分正負(fù)， 生產(chǎn)廠家會(huì)以絕對(duì)值表示。輸入失調(diào)電壓乘以增益，表現(xiàn)為輸出電壓與理想值的偏差。當(dāng)運(yùn)用在傳感器時(shí)，運(yùn)算放大器的輸入失調(diào)電壓會(huì)導(dǎo)致傳感器檢測(cè)靈敏度出現(xiàn)誤差。為了將檢測(cè)誤差保持在指定的容限水平以下，有必要選擇具有低輸入失調(diào)電壓的運(yùn)算放大器。

因此，可以知道對(duì)于一些要求高的產(chǎn)品會(huì)選擇輸入失調(diào)電壓較小的運(yùn)放，失調(diào)電壓為1uV以下，屬于極優(yōu)秀的。100uV以下的屬于較好的。

例如：當(dāng)一個(gè)放大器被設(shè)計(jì)成A倍閉環(huán)電壓增益時(shí)，如果放大器的失調(diào)電壓為VOS，則放大電路0輸入時(shí)，輸出存在一個(gè)等于A*VOS的直流電平，此輸出被稱為輸出失調(diào)電壓。閉環(huán)增益越大，則輸出失調(diào)電壓也越大。對(duì)我們想要的輸出偏差就越大。

圖1 對(duì)VOS的圖解

理論來(lái)說(shuō)Vout=A（VIN+-VIN-），但實(shí)際是Vout=A（VIN+-VIN-+VOS），意味著Vout會(huì)受VOS干擾。我們來(lái)看圖2加深印象，可以看見(jiàn)實(shí)線是我們想要的輸出波形，虛線為實(shí)際的輸出波形，當(dāng)V0S越小時(shí)，虛線越接近實(shí)線。

圖 2 輸出波形

02失調(diào)電壓產(chǎn)生原因

①芯片制造工藝導(dǎo)致

輸入失調(diào)電壓的產(chǎn)生，主要是因?yàn)檩斎爰?jí)對(duì)稱晶體管的不匹配所導(dǎo)致，而這種情況在工藝上很難避免，就好比同樣加工的產(chǎn)品尺寸總會(huì)有一定的誤差，不可能完全一樣，只是看你衡量的尺度，比如只精確小數(shù)點(diǎn)后兩位時(shí)值可能一樣，但是精確到小數(shù)點(diǎn)后十位、后百位時(shí)，就會(huì)出現(xiàn)差異了，這是工藝上無(wú)法避免的，所以導(dǎo)致任何運(yùn)放都會(huì)有失調(diào)電壓。

大多數(shù)運(yùn)放的輸入級(jí)由差分放大器組成。如圖3所示，其中Q1（+或同相輸入端）和Q2（-或反相輸入端）可以是BJT、FET或MOS晶體管。運(yùn)算放大器的輸入端是這些晶體管的基極（BJT）或柵極（FET、MOS）。理想情況下，電路的每個(gè)支路都是平衡的，這樣一半的電流流過(guò)每個(gè)晶體管(IQ1=IQ2=IREF/2)，并且反相和同相輸入處于相同的電位。而實(shí)際中R、Q1和Q2中的不匹配會(huì)使該電流失衡，造成晶體管的基極（柵極）電壓變得不相等，從而產(chǎn)生小的差分電壓VOS。

圖3 放大器輸入級(jí)電路

②芯片封裝工藝導(dǎo)致

大多數(shù)芯片封裝過(guò)程不會(huì)影響失調(diào)電壓。但是少數(shù)情況下封裝過(guò)程會(huì)影響運(yùn)放的失調(diào)電壓，比如封裝過(guò)程中芯片受到微小的應(yīng)力影響。

③對(duì)策

常用的處理方法是在運(yùn)放生產(chǎn)后進(jìn)行測(cè)試與校準(zhǔn)，或者在輸出級(jí)使用斬波等技術(shù)改善運(yùn)放的失調(diào)電壓。

產(chǎn)品使用上直接選擇VOS遠(yuǎn)小于被測(cè)直流量的放大器，或者通過(guò)運(yùn)放的調(diào)零措施消除這個(gè)影響。如果我們只關(guān)心被測(cè)信號(hào)中的交變成分，直接可以在輸入端和輸出端增加交流耦合電路，將其消除。

調(diào)零方法：有些運(yùn)放有兩個(gè)調(diào)零端，一般數(shù)據(jù)手冊(cè)會(huì)有講如何進(jìn)行調(diào)零，我們只需要根據(jù)要求接電位器調(diào)零即可。對(duì)沒(méi)有調(diào)零端的運(yùn)放，可采用外部的輸出調(diào)零或者輸入調(diào)零。

03總結(jié)

當(dāng)然上面的內(nèi)容其實(shí)我們只需要了解即可，重點(diǎn)知道輸入失調(diào)電壓越小越好，但是實(shí)際使用中有時(shí)候并不需要太小的，根據(jù)實(shí)際情況進(jìn)行選擇即可，因?yàn)樵叫∫馕吨鴥r(jià)格越貴。

產(chǎn)生VOS的原因主要是由于硅芯片制造過(guò)程中輸入晶體管和元件不匹配，以及封裝過(guò)程中施加在芯片上的應(yīng)力影響。這些影響共同導(dǎo)致流經(jīng)輸入電路的偏置電流失配，導(dǎo)致運(yùn)算放大器輸入端出現(xiàn)電壓差。通過(guò)增加匹配、改進(jìn)封裝材料和工藝，可降低VOS。