為什要區(qū)分AGND和DGND？搞清楚模數(shù)、數(shù)模轉(zhuǎn)換中的AGND和DGND

1.為什要區(qū)分AGND和DGND？

目前的信號(hào)處理系統(tǒng)一般需要混合信號(hào)器件，例如模數(shù)轉(zhuǎn)換器 (ADC)、數(shù)模轉(zhuǎn)換器 (DAC)和快速數(shù)字信號(hào)處理器 (DSP)。由于需要處理寬動(dòng)態(tài)范圍的模擬信號(hào)，因此擁有高性能ADC 和 DAC 顯得更加重要。在惡劣的數(shù)字環(huán)境內(nèi)，能否保持寬動(dòng)態(tài)范圍和低噪聲與采用良好的高速電路設(shè)計(jì)技術(shù)密切相關(guān)，包括適當(dāng)?shù)男盘?hào)路由、去耦和接地。

過去，一般認(rèn)為“高精度、低速”電路與所謂的“高速”電路有所不同。對(duì)于 ADC 和DAC，采樣頻率一般用作區(qū)分速度標(biāo)準(zhǔn)。不過，以下兩個(gè)示例顯示，實(shí)際操作中，目前大多數(shù)信號(hào)處理 IC 真正實(shí)現(xiàn)了“高速”，因此必須作為此類器件來對(duì)待，才能保持高性能。DSP、ADC 和 DAC 均是如此。

所有適合信號(hào)處理應(yīng)用的采樣 ADC（內(nèi)置采樣保持電路的 ADC）均采用具有快速上升和下降時(shí)間（一般為數(shù)納秒）的高速時(shí)鐘工作，即使吞吐量看似較低也必須視為高速器件。例如，中速 12 位逐次逼近型 (SAR) ADC 可采用 10 MHz 內(nèi)部時(shí)鐘工作，而采樣速率僅為500 kSPS。

Σ-Δ 型 ADC 具有高過采樣比，因此還需要高速時(shí)鐘。即使是高分辨率、所謂的“低頻”Σ-Δ工業(yè)測(cè)量 ADC（吞吐速率 10 Hz 至 7.5 kHz）也采用 5 MHz 或更高時(shí)鐘工作，并且提供高達(dá) 24 位的分辨率（例如 ADI 公司的 AD77xx 系列）。

更復(fù)雜的是，混合信號(hào) IC 具有模擬和數(shù)字兩種端口，因此如何使用適當(dāng)?shù)慕拥丶夹g(shù)就更加茫然。此外，某些混合信號(hào) IC 具有相對(duì)較低的數(shù)字電流，而另一些具有高數(shù)字電流。許多情況下，兩種類型必須區(qū)分對(duì)待，才能實(shí)現(xiàn)最佳接地。

數(shù)字和模擬設(shè)計(jì)工程師傾向于從不同角度考察混合信號(hào)器件，本教程旨在確立適用于大多數(shù)混合信號(hào)器件的一般接地原則，而不必了解內(nèi)部電路的具體細(xì)節(jié)。

2.接地層電源層

保持低阻抗大面積接地層對(duì)目前所有的模擬和數(shù)字電路都很重要。接地層不僅用作去耦高頻電流（源于快速數(shù)字邏輯）的低阻抗返回路徑，還能將 EMI/RFI 輻射降至最低。由于接地層的屏蔽作用，電路受外部 EMI/RFI 的影響也會(huì)降低。

接地層還允許使用傳輸線路技術(shù)（微帶線或帶狀線）傳輸高速數(shù)字或模擬信號(hào)，此類技術(shù)需要可控阻抗。

由于“母線 (buss wire)”在大多數(shù)邏輯轉(zhuǎn)換等效頻率下具有阻抗，將其用作“地”完全不能接受。例如，#22 標(biāo)準(zhǔn)導(dǎo)線具有約 20 nH/ 英寸的電感。由邏輯信號(hào)產(chǎn)生的壓擺率為 10mA/ns 的瞬態(tài)電流，在此頻率下流經(jīng) 1 英寸該導(dǎo)線將形成 200 mV 的無(wú)用壓降 ：

對(duì)于具有 2 V 峰峰值范圍的信號(hào)，此壓降會(huì)轉(zhuǎn)化為約 10% 的誤差（大約 3.5 位精度）。即使在全數(shù)字電路中，該誤差也會(huì)大幅降低邏輯噪聲裕量。

圖 1 為數(shù)字返回電流調(diào)制模擬返回電流的典型情況（頂圖）。接地返回導(dǎo)線電感和電阻由模擬和數(shù)字電路共享，這會(huì)造成相互影響，最終產(chǎn)生誤差。一個(gè)可能的解決方案是讓數(shù)字返回電流路徑直接流向 GND REF，如底圖所示。這就是“星型”或單點(diǎn)接地系統(tǒng)的基本概念。在包含多個(gè)高頻返回路徑的系統(tǒng)中很難實(shí)現(xiàn)真正的單點(diǎn)接地，因?yàn)楦鞣祷仉娏鲗?dǎo)線的物理長(zhǎng)度將引入寄生電阻和電感，所以獲得低阻抗高頻接地就很困難。實(shí)際操作中，電流回路必須由大面積接地層組成，以便實(shí)現(xiàn)高頻電流下的低阻抗。如果無(wú)低阻抗接地層，則幾乎不可能避免上述共享阻抗，特別是在高頻下。

圖 1 ：流入模擬返回路徑的數(shù)字電流產(chǎn)生誤差電壓

所有集成電路接地引腳應(yīng)直接焊接到低阻抗接地層，從而將串聯(lián)電感和電阻降至最低。對(duì)于高速器件，不推薦使用傳統(tǒng) IC 插槽。即使是“小尺寸”插槽，額外電感和電容也可能引入無(wú)用的共享路徑，從而破壞器件性能。如果插槽必須配合 DIP 封裝使用，例如在制作原型時(shí)，個(gè)別“引腳插槽”或“籠式插座”是可以接受的。以上引腳插槽提供封蓋和無(wú)封蓋兩種版本（AMP 產(chǎn)品型號(hào) 5-330808-3 和 5-330808-6）。由于使用彈簧加載金觸點(diǎn)，確保了 IC 引腳具有良好的電氣和機(jī)械連接。不過，反復(fù)插拔可能降低其性能。

3.低頻和高頻去耦

每個(gè)電源在進(jìn)入 PC 板時(shí)，應(yīng)通過高質(zhì)量電解電容去耦至低阻抗接地層。這樣可以將電源線路上的低頻噪聲降至最低。在每個(gè)獨(dú)立的模擬級(jí)，各 IC 封裝電源引腳需要更局部、僅針對(duì)高頻的濾波。

圖 2 顯示了此技術(shù)，圖示左側(cè)為正確實(shí)施方案，右側(cè)為錯(cuò)誤實(shí)施方案。左側(cè)示例中，典型的 0.1 μF 芯片陶瓷電容借助過孔直接連接到 PCB 背面的接地層，并通過第二個(gè)過孔連接到 IC 的 GND 引腳上。相比之下，右側(cè)的設(shè)置不太理想，給去耦電容的接地路徑增加了額外的 PCB 走線電感，使有效性降低。

圖 2 ：局部高頻電源濾波器通過較短的低電感路徑（接地層）提供最佳濾波和去耦

所有高頻（即≥ 10 MHz）IC 應(yīng)使用類似于圖 2 的旁路方案實(shí)現(xiàn)最佳性能。鐵氧體磁珠并非 100% 必要，但會(huì)增強(qiáng)高頻噪聲隔離和去耦，通常較為有利。這里可能需要驗(yàn)證磁珠永遠(yuǎn)不會(huì)在 IC 處理高電流時(shí)飽和。

請(qǐng)注意，對(duì)于一些鐵氧體，即使在完全飽和前，部分磁珠也可能變成非線性，所以如果需要功率級(jí)在低失真輸出下工作，應(yīng)檢查這一點(diǎn)。

審核編輯：劉清