0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【FPGA】SRIO IP核系統(tǒng)總覽以及端口之Messaging Port介紹

FPGA之家 ? 來源:FPGA之家 ? 2023-10-10 15:58 ? 次閱讀

Messaging Port

消息傳遞端口是可選接口(消息也可以組合到I / O端口上,并使用Vivado集成設(shè)計(jì)環(huán)境(IDE)設(shè)置視為寫入事務(wù))。單獨(dú)的Messaging端口遵循Initiator / Target樣式。

Initiator / Target端口樣式允許將針對遠(yuǎn)程設(shè)備的事務(wù)與針對本地端點(diǎn)的事務(wù)分開。圖2-5詳細(xì)說明了Messaging端口。

a749337e-6742-11ee-939d-92fbcf53809c.png

本地端點(diǎn)生成的請求放在消息發(fā)起方請求(msgireq)端口上,以便在鏈路上傳輸。從遠(yuǎn)程設(shè)備收到的響應(yīng)顯示在消息發(fā)起者響應(yīng)(msgiresp)端口上。

來自遠(yuǎn)程設(shè)備的由Serial RapidIO核心接收的請求顯示在消息目標(biāo)請求(msgtreq)端口上。由用戶設(shè)計(jì)生成的對這些請求的響應(yīng)被放置在消息目標(biāo)響應(yīng)(msgtresp)端口上。

Table 2-6 shows the signals associated with the Messaging port. At the level, the following signals are associated with these interfaces:

? s_axis_msgireq* are associated with MSGIREQ.

? m_axis_msgiresp* are associated with MSGIRESP.

? m_axis_msgtreq* are associated with MSGTREQ.

? s_axis_msgtresp* are associated with MSGTRESP.

a753ce1a-6742-11ee-939d-92fbcf53809c.png

本地端點(diǎn)生成的請求放在消息發(fā)起方請求(msgireq)端口上,以便在鏈路上傳輸。從遠(yuǎn)程設(shè)備收到的響應(yīng)顯示在消息發(fā)起者響應(yīng)(msgiresp)端口上。

來自遠(yuǎn)程設(shè)備的由Serial RapidIO核心接收的請求顯示在消息目標(biāo)請求(msgtreq)端口上。由用戶設(shè)計(jì)生成的對這些請求的響應(yīng)被放置在消息目標(biāo)響應(yīng)(msgtresp)端口上。

Table 2-6 shows the signals associated with the Messaging port. At the level, the following signals are associated with these interfaces:

? s_axis_msgireq* are associated with MSGIREQ.

? m_axis_msgiresp* are associated with MSGIRESP.

? m_axis_msgtreq* are associated with MSGTREQ.

? s_axis_msgtresp* are associated with MSGTRESP.

a762d892-6742-11ee-939d-92fbcf53809c.png

a7671790-6742-11ee-939d-92fbcf53809c.png

a76aec8a-6742-11ee-939d-92fbcf53809c.png

其含義都在上表中給出了,但是我還是要挑出一組來用中文解釋下:

下面這一組為本地message請求信號

s_axis_msgireq_tvalid 本地邏輯層Message接口上發(fā)起的請求信息是有效的。(輸入)

s_axis_msgireq_tready :

握手信號。表明來自于源端的數(shù)據(jù)被接收了。(輸出)

s_axis_msgireq_tdata[63:0] :

包頭和數(shù)據(jù)(輸入)

s_axis_msgireq_tkeep[7:0] :

字節(jié)限定符,指示相關(guān)聯(lián)的數(shù)據(jù)字節(jié)的內(nèi)容是否有效。對于HELLO端口,這必須與8'hFF相關(guān)聯(lián)。(輸入)

s_axis_msgireq_tlast :

表示數(shù)據(jù)包的最后一拍。(輸入)

s_axis_msgireq_tuser[31:0] :

在數(shù)據(jù)包的第一個節(jié)拍上,該信號由數(shù)據(jù)包的源ID(31:16)和目標(biāo)ID(15:0)組成。如果使用

8位器件ID,每個ID的最高有效字節(jié)應(yīng)填充0。

在數(shù)據(jù)包中的后續(xù)節(jié)拍中,保留此字段。(輸入)

下面這一組是遠(yuǎn)程設(shè)備(另一端)的響應(yīng):(含義一致)

m_axis_msgiresp_tvalid Output Indicates that the information on the interface is valid.

m_axis_msgiresp_tready Input Handshaking signal. Indicates that the data from the source is accepted (if valid).

m_axis_msgiresp_tdata[63:0] Output Packet header and data.

m_axis_msgiresp_tkeep[7:0] Output Byte qualifier that indicates whether the content of the associated byte of data is valid. For HELLO ports, this must be tied to 8’hFF.

m_axis_msgiresp_tlast Output Indicates the last beat of a packet.

m_axis_msgiresp_tuser[31:0] Output

On the first beat of a packet, this signal consists of the Source ID (31:16) and Destination ID (15:0) for the packet. If using

8-bit Device IDs, the most significant byte of each ID should be padded with 0s.

On subsequent beats within a packet, this field is reserved.

下面這一組為遠(yuǎn)端的請求信號:

m_axis_msgtreq_tvalid Output Indicates that the information on the interface is valid.

m_axis_msgtreq_tready Input Handshaking signal. Indicates that the data from the source is accepted (if valid).

m_axis_msgtreq_tdata[63:0] Output Packet header and data.

m_axis_msgtreq_tkeep[7:0] Output Byte qualifier that indicates whether the content of the associated byte of data is valid. For HELLO ports, this must be tied to 8’hFF.

m_axis_msgtreq_tlast Output Indicates the last beat of a packet.

m_axis_msgtreq_tuser[31:0] Output On the first beat of a packet, this signal consists of the Source ID (31:16) and Destination ID (15:0) for the packet. If using 8-bit Device IDs, the most significant byte of each ID should be padded with 0s.

On subsequent beats within a packet, this field is reserved.

下面這一組為本地的響應(yīng)信號:

s_axis_msgtresp_tvalid Input Indicates that the information on the interface is valid.

s_axis_msgtresp_tready Output Handshaking signal. Indicates that the data from the source is accepted (if valid).

s_axis_msgtresp_tdata[63:0] Input Packet header and data.

s_axis_msgtresp_tkeep[7:0] Input Byte qualifier that indicates whether the content of the associated byte of data is valid. For HELLO ports, this must be tied to 8’hFF.

s_axis_msgtresp_tlast Input Indicates the last beat of a packet.

s_axis_msgtresp_tuser[31:0] Input On the first beat of a packet, this signal consists of the Source ID (31:16) and Destination ID (15:0) for the packet. If using 8-bit Device IDs, the most significant byte of each ID should be padded with 0s.

On subsequent beats within a packet, this field is reserved.

User-Defined Port

用戶定義端口是一個可選端口,有兩個AXI4-Stream通道,其中一個通道用于發(fā)送方向,一個通道用于接收方向。

用戶定義的端口僅使用SRIO Stream格式。用戶定義端口如圖2-6所示。

a77ce84a-6742-11ee-939d-92fbcf53809c.png

表2-7列出了與用戶定義端口關(guān)聯(lián)的信號。s_axis_usrtx *信號與USER_IO_TX接口相關(guān)聯(lián),m_axis_usrrx *與級別的USER_IO_RX接口相關(guān)聯(lián)。

a7872422-6742-11ee-939d-92fbcf53809c.png

a79e587c-6742-11ee-939d-92fbcf53809c.png

Maintenance Port

如果啟用了 "維護(hù)" 端口, 則它將使用 AXI4-LITE 接口。AXI4-LITE 接口允許用戶應(yīng)用程序定位本地或遠(yuǎn)程配置空間。

這些端口用到了再說吧。暫時不看了。

???




審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21769

    瀏覽量

    604656
  • 接收機(jī)
    +關(guān)注

    關(guān)注

    8

    文章

    1183

    瀏覽量

    53552
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66709

原文標(biāo)題:【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹(三)(Messaging Port、User-Defined Port介紹)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP的使用

    本文介紹一個FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA
    的頭像 發(fā)表于 12-12 09:19 ?2317次閱讀
    <b class='flag-5'>FPGA</b>優(yōu)質(zhì)開源模塊-<b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用

    FPGAIP使用技巧

    FPGAIP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP
    發(fā)表于 05-27 16:13

    FPGA IP的相關(guān)問題

    我用的是xinlinx spartan6 FPGA,我想知道它的IPRAM是與FPGA獨(dú)立的,只是集成在了一起呢,還是占用了FPGA的資源
    發(fā)表于 01-10 17:19

    【正點(diǎn)原子FPGA連載】 第十二章IPRAM實(shí)驗(yàn)-領(lǐng)航者ZYNQFPGA開發(fā)指南

    ROM時只用到了嵌入式BRAM的讀數(shù)據(jù)端口。本章我們主要介紹通過BRAM IP核配置成RAM的使用方法。Xilinx 7系列器件內(nèi)部的BRAM全部是真雙端口RAM(True Dual-
    發(fā)表于 09-23 17:24

    FPGAIP的生成

    FPGAIP的生成,簡單介紹Quartus II生成IP的基本操作,簡單實(shí)用挺不錯的資料
    發(fā)表于 11-30 17:36 ?11次下載

    HFSS端口Wave Port和Lumped Port介紹

    Wave Port是HFSS中典型的外部端口,這里所說的外部是指只有一側(cè)有場分布,一般都在邊界和背景的交界處。外部端口需要通過傳輸線的方式才能將激勵信號加入到結(jié)構(gòu)中,而外部端口通常會定
    發(fā)表于 11-22 16:35 ?3.1w次閱讀
    HFSS<b class='flag-5'>端口</b>Wave <b class='flag-5'>Port</b>和Lumped <b class='flag-5'>Port</b>的<b class='flag-5'>介紹</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的
    的頭像 發(fā)表于 12-29 15:59 ?1.2w次閱讀

    邏輯層接口的IO口如何使用

    上篇博文:【FPGASRIO IP系統(tǒng)總覽以及
    的頭像 發(fā)表于 08-18 09:35 ?4967次閱讀
    邏輯層接口的IO口如何使用

    FPGASRIO IP系統(tǒng)總覽端口介紹

    RapidIO標(biāo)準(zhǔn)分為三層:邏輯,傳輸和物理。
    的頭像 發(fā)表于 04-12 19:51 ?3492次閱讀

    Xilinx SRIO IP介紹和使用經(jīng)驗(yàn)分享

    隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場在縮小,但是由于DSP和PowerPC中集成了SRIO接口,因此在使用DSP/Power
    的頭像 發(fā)表于 08-02 10:00 ?4766次閱讀
    Xilinx <b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>和使用經(jīng)驗(yàn)分享

    SRIO IP的三層協(xié)議的作用?

    數(shù)據(jù)從遠(yuǎn)程設(shè)備(假設(shè)為DSP的SRIO端)傳輸過來,FPGA端(假設(shè)我們這端為FPGASRIO端口)通過RX接收到串行數(shù)據(jù),先到達(dá)物理層進(jìn)
    的頭像 發(fā)表于 03-03 10:19 ?1052次閱讀

    SRIO IP的三層協(xié)議的作用解析

    SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上,三層協(xié)議:邏輯層,傳輸層以及物理層。 數(shù)據(jù)手冊會說這三層協(xié)議是干什么的呢?也就是分工(【FPGASRIO
    的頭像 發(fā)表于 04-25 11:20 ?1704次閱讀
    <b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的三層協(xié)議的作用解析

    基于FPGASRIO協(xié)議設(shè)計(jì)

    本文介紹一個FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA
    的頭像 發(fā)表于 09-04 18:19 ?1423次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>SRIO</b>協(xié)議設(shè)計(jì)

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的
    的頭像 發(fā)表于 12-05 15:05 ?1821次閱讀

    SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

    介紹 本處將從SRIO的數(shù)據(jù)流,數(shù)據(jù)協(xié)議,常用FPGA支持模式,以及IP例程中的時鐘大小計(jì)算等部分介紹
    的頭像 發(fā)表于 12-10 16:24 ?595次閱讀
    <b class='flag-5'>SRIO</b><b class='flag-5'>介紹</b>及xilinx的vivado 2017.4中生成<b class='flag-5'>srio</b>例程代碼解釋