高速信號(hào)阻抗匹配的重要性

1.概述

阻抗匹配（Impedance Matching）主要用于傳輸線上，以此來(lái)達(dá)到所有高速、高頻信號(hào)均能傳遞至負(fù)載點(diǎn)的目的，而且?guī)缀醪粫?huì)有信號(hào)反射回來(lái)源點(diǎn)，從而提升傳輸效益。對(duì)于不同特性的電路，匹配條件是不一樣的。在純電阻電路中，當(dāng)負(fù)載電阻等于激勵(lì)源內(nèi)阻時(shí)，則輸出功率為最大，這種工作狀態(tài)稱(chēng)為匹配，否則稱(chēng)為失配。

當(dāng)激勵(lì)源內(nèi)阻抗和負(fù)載阻抗含有電抗成份時(shí)，為使負(fù)載得到最大功率，負(fù)載阻抗與內(nèi)阻必須滿(mǎn)足共扼關(guān)系，即電阻成份相等，電抗成份只數(shù)值相等而符號(hào)相反，這種匹配條件稱(chēng)為共扼匹配。

2.阻抗匹配的重要性

阻抗匹配主要有兩點(diǎn)作用，調(diào)整負(fù)載功率和抑制信號(hào)反射。

● 調(diào)整負(fù)載功率

假定激勵(lì)源已定，那么負(fù)載的功率由兩者的阻抗匹配度決定。對(duì)于一個(gè)理想化的純電阻電路或者低頻電路，由電感、電容引起的電抗值基本可以忽略，此時(shí)電路的阻抗來(lái)源主要為電阻。

● 抑制信號(hào)反射

當(dāng)一束光從空氣射向水中時(shí)會(huì)發(fā)生反射，這是因?yàn)楣夂退墓鈱?dǎo)特性不同。同樣，當(dāng)信號(hào)傳輸中如果傳輸線上發(fā)生特性阻抗突變也會(huì)發(fā)生反射。波長(zhǎng)與頻率成反比，低頻信號(hào)的波長(zhǎng)遠(yuǎn)遠(yuǎn)大于傳輸線的長(zhǎng)度，因此一般不用考慮反射問(wèn)題。高頻領(lǐng)域，當(dāng)信號(hào)的波長(zhǎng)與傳輸線長(zhǎng)處于相同量級(jí)時(shí)反射的信號(hào)易與原信號(hào)混疊，影響信號(hào)質(zhì)量。通過(guò)阻抗匹配可有效減少、消除高頻信號(hào)反射。

信號(hào)源與傳輸線之間的匹配，分為兩種情況，一種是信號(hào)源無(wú)反射，方法是接入信號(hào)源與傳輸線之間接入匹配裝置；另一種是信號(hào)共軛匹配，方法是信號(hào)源與被匹配電路之間接入匹配裝置，這種情況下多屬于有源電路設(shè)計(jì)。

如下圖所示，其最理想的模型是希望信號(hào)源Source端的輸出電阻為50歐姆，傳輸線的阻抗為50歐姆，負(fù)載Load端的輸入阻抗也是50歐姆。然而實(shí)際情況是源端阻抗不會(huì)是50歐姆，負(fù)載端阻抗也不會(huì)是50歐姆，這時(shí)候就需要若干個(gè)阻抗匹配電路。

3.阻抗匹配方式

● 串聯(lián)終端匹配

串行連接終端匹配技術(shù)是在源端的一種終端匹配技術(shù)，和其他類(lèi)型的終端匹配技術(shù)不同。它是由連接在驅(qū)動(dòng)器輸出端和信號(hào)線之間的一個(gè)電阻組成，驅(qū)動(dòng)器輸出阻抗R?以及電阻R的和必須與信號(hào)線的特征阻抗匹配。

優(yōu)點(diǎn)：

1.器件單一，只需要一個(gè)電阻元件；

2.抑制振鈴，減少過(guò)沖；

3.增強(qiáng)信號(hào)完整性，產(chǎn)生更小的EMI；

4.適用于集總線型負(fù)載和單一負(fù)載。

缺點(diǎn)：

1.接收端的反向反射依然存在；

2.影響信號(hào)上升時(shí)間并增加信號(hào)延時(shí)；

3.分布式負(fù)載不適用，因?yàn)樵谧呔€路徑的中間，電壓僅為源電壓的一半；

4.當(dāng)TTL、CMOS器件出現(xiàn)在相同網(wǎng)絡(luò)時(shí)，串聯(lián)匹配不是最佳選擇。

● 并聯(lián)終端匹配

并聯(lián)終端匹配是最簡(jiǎn)單的阻抗匹配技術(shù), 通過(guò)一個(gè)電阻R將傳輸線的末端（可能是開(kāi)路，也可能是負(fù)載）接到地或者接到VCC上，電阻的值必須同傳輸線的特征Z?阻抗匹配，以消除信號(hào)的反射。

優(yōu)點(diǎn)：

1.器件單一，只需要一個(gè)電阻元件；

2.適用于分布式負(fù)載；

3.反射幾乎可以完全消除；

4.電阻阻值易于選擇。

缺點(diǎn)：

1.該電阻會(huì)增加系統(tǒng)電路的功耗；

2.降低了噪聲容限(比如將TTL輸出終端匹配到地會(huì)降低V??的電平值，從而降低接收器輸入端的抗噪聲能力)。

● 戴維南終端匹配

戴維南終端匹配技術(shù)也叫做雙終端匹配技術(shù)也就是雙電阻形式的并聯(lián)匹配，它采用兩個(gè)電阻R?和R?來(lái)實(shí)現(xiàn)終端匹配，要求的電流驅(qū)動(dòng)能力比單電阻形式小，這是由于R?和R?的并聯(lián)值與傳輸線的特性阻抗相匹配，每個(gè)電阻都比傳輸線的特性阻抗大。

根據(jù)戴維南終端匹配設(shè)計(jì)規(guī)則，R?通過(guò)從VCC向負(fù)載注入電流來(lái)幫助驅(qū)動(dòng)器更容易到達(dá)邏輯高狀態(tài)；R?幫助通過(guò)向地吸收電流來(lái)將驅(qū)動(dòng)器下拉到邏輯低狀態(tài)。當(dāng)R?和R?的并聯(lián)同信號(hào)線的特征阻抗Z?匹配時(shí)可以加強(qiáng)驅(qū)動(dòng)器的扇出能力，并且減小由于信號(hào)占空比的變化導(dǎo)致的功耗的改變。

匹配設(shè)計(jì)規(guī)則：1.兩個(gè)電阻的并聯(lián)值必須與傳輸線的特性阻抗相等；2.與電源VCC連接的電阻不能太小。需保證驅(qū)動(dòng)器的I??電流在驅(qū)動(dòng)器的性能指標(biāo)范圍內(nèi)，以免信號(hào)為低電平時(shí)灌電流過(guò)大，損壞器件；3.與地連接的電阻不能太小，需保證驅(qū)動(dòng)器的I??電流在驅(qū)動(dòng)器的性能指標(biāo)范圍以?xún)?nèi)，以免信號(hào)為高電平時(shí)拉電流過(guò)大，損壞器件。

優(yōu)點(diǎn)：

1.終端匹配電阻采用上下拉的方式，有效抑制信號(hào)過(guò)沖；

2.信號(hào)擺幅降低，加強(qiáng)了系統(tǒng)的噪聲容限；

3.增強(qiáng)驅(qū)動(dòng)器的驅(qū)動(dòng)能力，在5V和3.3V的CMOS和BiCMOS的系統(tǒng)中顯得尤為有益。

缺點(diǎn)：

1.存在靜態(tài)直流功耗；

2.戴維南電壓接近于器件的開(kāi)關(guān)閾值電壓，對(duì)于CMOS邏輯器件來(lái)說(shuō)會(huì)導(dǎo)致更高的功耗。

RC終端匹配

RC終端匹配技術(shù)也稱(chēng)之為AC終端匹配技術(shù)，它是由一個(gè)電阻R和一個(gè)電容C組成的，電阻R和電容C連接在傳輸線的負(fù)載一端。

RC終端匹配技術(shù)的優(yōu)勢(shì)在于終端匹配電容阻斷了直流通路，因此節(jié)省了可觀的功率消耗，同時(shí)恰當(dāng)?shù)剡x取匹配電容的值，可以確保負(fù)載端的信號(hào)波形接近理想的方波，同時(shí)信號(hào)的過(guò)沖與下沖又都很小。

RC終端匹配技術(shù)的一個(gè)缺點(diǎn)是信號(hào)線上的數(shù)據(jù)可能出現(xiàn)時(shí)間上的抖動(dòng)，這取決于在此之前的數(shù)據(jù)模式。

● 肖特基二極管終端匹配

肖特基二極管終端匹配技術(shù)也稱(chēng)之為二極管終端匹配技術(shù)，由兩個(gè)肖特基二極管組成，此法不屬于阻抗匹配的思路，而是通過(guò)二極管的鉗位來(lái)減小過(guò)沖和下沖；傳輸線末端的信號(hào)反射，導(dǎo)致負(fù)載輸入端上的電壓升高超過(guò)VCC和二極管D1的正向偏值電壓，使得該二極管正向?qū)ㄟB接到VCC上，從而將信號(hào)的過(guò)沖嵌位在VCC和二極管的閾值電壓的和上，同樣，連接到地的二極管D2也可以將信號(hào)的下沖限制在二極管的正向偏置電壓上；因?yàn)槎O管不會(huì)吸收任何的能量，僅僅只是將能量導(dǎo)向電源或者地，傳輸線上就會(huì)出現(xiàn)多次的信號(hào)反射。由于能量會(huì)通過(guò)二極管到電源和二極管到地的消耗，信號(hào)的反射會(huì)逐漸衰減，能量的損耗限制了信號(hào)反射的幅度，以維持信號(hào)的完整性。

4.阻抗匹配在PCB走線中的應(yīng)用

高頻領(lǐng)域中，信號(hào)頻率對(duì)PCB走線的阻抗值影響非常大。一般來(lái)說(shuō)當(dāng)數(shù)字信號(hào)邊沿時(shí)間小于1ns或者模擬信號(hào)頻率超過(guò)100M時(shí)就要考慮阻抗問(wèn)題。

PCB走線阻抗主要來(lái)自寄生的電容、電阻、電感系數(shù)，主要因素有材料介電常數(shù)、線寬、線厚乃至焊盤(pán)的厚度等。PCB 阻抗的范圍是25至120歐姆，USB、LVDS、HDMI、SATA、MIPI等一般要做85至100歐姆阻抗控制。