點擊上方藍(lán)字關(guān)注我們
1.概述
隨著圖像處理技術(shù)的快速發(fā)展,圖像采集處理系統(tǒng)在提高工業(yè)生產(chǎn)自動化程度中的應(yīng)用越來越廣泛。本文結(jié)合實際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸?shù)男枰浞掷?a target="_blank">ARM的靈活性和FPGA的并行性的特點,設(shè)計了一種基于ARM+FPGA的高速圖像數(shù)據(jù)采集傳輸系統(tǒng)。所選用的ARM體系結(jié)構(gòu)是32位嵌入式RISC微處理器結(jié)構(gòu),該微處理器擁有豐富的指令集且編程靈活;而FPGA則在速度和并行運(yùn)算方面有很大優(yōu)勢,適合圖像處理的實時性要求;并且通過千兆以太網(wǎng)接口實現(xiàn)了采集板與上位機(jī)之間圖像數(shù)據(jù)的高速遠(yuǎn)程傳輸。
2.硬件設(shè)計方案
2.1 系統(tǒng)總體設(shè)計
本設(shè)計采用的ARM芯片為三星公司的S3C2440A、FPGA芯片為Xilinx公司生產(chǎn)的Spartan系列的S3C500E芯片,系統(tǒng)組成還包括千兆以太網(wǎng)控制芯片AX88180、千兆PHY芯片88E1111、存儲器、嵌入式Linux、網(wǎng)絡(luò)驅(qū)動程序等(如圖1所示)。
本設(shè)計的主控芯片S3C2440A是基于ARM920T核的16/32位RISC微處理器,采用了0.13um的CMOS標(biāo)準(zhǔn)宏單元和存儲器單元,運(yùn)行頻率高達(dá)500MHz.ARM920T 實現(xiàn)了MMU,AMBA BUS和Harvard高速緩沖體系結(jié)構(gòu)構(gòu)。這一結(jié)構(gòu)具有獨立的16KB指令Cache和16KB數(shù)據(jù)Cache.每個都是由具有8字長的行組成。通過提供一套完整的通用系統(tǒng)外設(shè),S3C2440A減少整體系統(tǒng)成本和無需配置額外的組件。它主要面向手持設(shè)備以及高性價比、低功耗的應(yīng)用,具有非常豐富的片上資源。
FPGA芯片S3C500E主要用于圖像傳感器的控制、圖像數(shù)據(jù)的緩存及外圍芯片時序的產(chǎn)生。它通過控制A/D實現(xiàn)數(shù)據(jù)采集,并保存至SRAM,對ARM的讀寫信號進(jìn)行譯碼以將目標(biāo)數(shù)據(jù)讀回ARM并傳到上位機(jī)。
ARM芯片S3C2440A負(fù)責(zé)整個系統(tǒng)的控制,它通過讀寫總線上的地址來進(jìn)行指令和數(shù)據(jù)的傳輸以控制FPGA的所有動作[1-2]。嵌入式Linux內(nèi)核負(fù)責(zé)系統(tǒng)任務(wù)的管理并集成TCP/IP協(xié)議,方便實現(xiàn)網(wǎng)絡(luò)控制功能。
S3C2440A與AX88180以總線方式連接,是通信控制的主體。S3C2440A通過網(wǎng)絡(luò)驅(qū)動程序?qū)崿F(xiàn)對AX88180內(nèi)部寄存器編程,以及對以太網(wǎng)數(shù)據(jù)的發(fā)送和接收,從而完成網(wǎng)絡(luò)與系統(tǒng)之間的數(shù)據(jù)傳輸。
AX88180與88E1111之間采用RGMII接口方式互連,負(fù)責(zé)數(shù)據(jù)傳送底層協(xié)議的實現(xiàn)。
2.2 數(shù)據(jù)采集接口設(shè)計
系統(tǒng)設(shè)計的難點在于數(shù)據(jù)采集接口的設(shè)計,它是數(shù)據(jù)傳輸?shù)耐ǖ?,同時也是連接系統(tǒng)前后端的橋梁。本系統(tǒng)采用S3C2440A和S3C500E配合共同實現(xiàn)數(shù)據(jù)的高速采集。
直接內(nèi)存存取(DMA)作為一種獨立于CPU的后臺批量數(shù)據(jù)傳輸技術(shù),以其快速、高效的特點在數(shù)據(jù)采集領(lǐng)域得到了廣泛的應(yīng)用。本設(shè)計中,S3C2440A采用外部DMA方式采集FPGA內(nèi)部存儲數(shù)據(jù),其接口信號連接如圖2所示。
接口設(shè)計的FPGA部分主要包括異步FIFO模塊、復(fù)位模塊和數(shù)據(jù)緩沖模塊組成。異步FIFO模塊主要解決圖像輸出數(shù)據(jù)頻率和數(shù)據(jù)采集的頻率不匹配的問題,系統(tǒng)采用的異步FIFO寬度為8bits,深度為2048.復(fù)位模塊在控制信號的作用下實現(xiàn)對系統(tǒng)的FIFO的復(fù)位控制。
系統(tǒng)采用DMA通道0采集圖像數(shù)據(jù)。
其中,DREQ0和DACK0分別為DMA的請求和應(yīng)答信號。FPGA的空信號EMPTY與DREQ0相連,讀請求RDREQ與DACK0相連。FPGA寫時鐘由圖像輸出位同步信號提供,讀時鐘由S3C2440A的時鐘輸出引腳CLKOUT0提供。CLKOUT0根據(jù)S3C2440A內(nèi)部寄存器的設(shè)置可以輸出幾種不同的時鐘頻率。FIFO的讀操作與ARM的DMA操作配合進(jìn)行。系統(tǒng)采用單服務(wù)命令模式的DMA操作,每次傳輸一個字節(jié)數(shù)據(jù)位。當(dāng)DREQ0信號變?yōu)榈碗娖綍rDMA操作開始,每次傳輸一個字節(jié)后產(chǎn)生一個DACK0應(yīng)答信號,而且只要DREQ0為低電平DMA操作就繼續(xù)進(jìn)行,直到DMA控制寄存器中的計數(shù)器為0,產(chǎn)生DMA中斷。根據(jù)上述時序特點,將FIFO的空信號作為DMA的請求信號DREQ0.當(dāng)圖像輸出的數(shù)據(jù)寫入FIFO中時,空信號跳變?yōu)榈碗娖絾覦MA操作,同時以DACK0信號作為FIFO的讀請求。每次DMA操作后產(chǎn)生的應(yīng)答信號DACK0使FIFO內(nèi)部的讀指針前移1位指向下次要讀出的數(shù)據(jù)。F-RESET和H-RESET分別控制FPGA內(nèi)的幀同步復(fù)位和行同步復(fù)位,保證系統(tǒng)在每幀信號到來時開始工作,同時每采集完一行信號復(fù)位FIFO.FIFO輸出數(shù)據(jù)經(jīng)過以nGCS4為選通信號的BUFFER后接到ARM的數(shù)據(jù)總線上。nGCS4是S3C2440A存儲空間中BANK4的片選信號,當(dāng)S3C2440A對地址范圍0×20000000~0×28000000的存儲空間進(jìn)行讀寫操作時為低電平,其余時間為高電平,NGCS4作為緩沖模塊的選通信號可以有效地避免數(shù)據(jù)總線的污染。
2.3 網(wǎng)絡(luò)傳輸接口設(shè)計
本設(shè)計采用的以太網(wǎng)控制器為***亞信公司推出的一款Non-PCI千兆以太網(wǎng)控制芯片AX88180.其內(nèi)置1000Mbps以太網(wǎng)媒體存取控制器(MAC);它可以十分方便地實現(xiàn)與一般16/32位微處理器連接,并且可以像SRAM一樣被訪問;它有40KBytesSRAM網(wǎng)絡(luò)封包緩存器。它符合IEEE802.3/IEEE802.3u/IEEE802.3ab協(xié)議,可廣泛應(yīng)用于各種消費電子和家庭網(wǎng)絡(luò)市場或要求更高的網(wǎng)絡(luò)帶寬連接,如數(shù)字媒體、家用網(wǎng)關(guān)及IP電視等。
嵌入式芯片S3C2440A、以太網(wǎng)控制器AX88180及物理層芯片88E1111的接口電路圖如圖3所示。
S3C2440A與AX88180之間采用總線方式相連,地址總線A2~A15、數(shù)據(jù)總線D0~D31、讀寫信號等可以直接連接,AX88180中斷信號與S3C2440A EINT11相連,AX88180的40M~100M時鐘信號由S3C2440A提供,整個接口電路無需外加電路;AX88180與PHY芯片之間采用簡化千兆比特媒體RGMII接口,信號對應(yīng) 相連,負(fù)責(zé)實現(xiàn)數(shù)據(jù)傳送底層協(xié)議[5]。
3.Linux驅(qū)動程序設(shè)計
FPGA作為ARM的外設(shè),需要設(shè)計它在Linux下的驅(qū)動程序。驅(qū)動程序是操作系統(tǒng)與硬件之間的接口,它為應(yīng)用程序屏蔽硬件的細(xì)節(jié)。硬件系統(tǒng)只有和高效可靠的驅(qū)動程序相結(jié)合才能在操作系統(tǒng)下正常工作。
Linux的設(shè)備驅(qū)動程序需要完成如下功能:
①對設(shè)備進(jìn)行初始化和釋放。
②提供各類設(shè)備服務(wù)。
③負(fù)責(zé)內(nèi)核和設(shè)備之間的數(shù)據(jù)交換。
④檢測和處理設(shè)備工作過程中出現(xiàn)的錯誤。
Linux下的設(shè)備驅(qū)動程序被組織成一組完成不同任務(wù)的函數(shù)集合,通過這些函數(shù)使Windows的設(shè)備操作猶如文件一般。
Linux將設(shè)備分為字符設(shè)備和塊設(shè)備兩類。我們使用的是字符設(shè)備。驅(qū)動程序的模塊化我們先不做介紹,我們主要介紹Linux下的中斷[6].Linux將中斷處理程序分解成兩個半部:上半部和下半部。上半部完成盡可能少的比較緊急的功能,下半部用來完成中斷事件的絕大部分任務(wù)。因為中斷的耗時工作在這里完成,所以將讀取數(shù)據(jù)放在下半部完成。Linux系統(tǒng)實現(xiàn)下半部采用的機(jī)制主要有tasklet、工作隊列和軟中斷。許多設(shè)備涉及到中斷操作,因此,在這樣的設(shè)備的驅(qū)動程序中需要對硬件產(chǎn)生的中斷請求提供中斷服務(wù)程序。與注冊基本入口點一樣,驅(qū)動程序也要請求內(nèi)核將特定的中斷請求和中斷服務(wù)程序聯(lián)系在一起。在Linux中,用request_irq()函數(shù)來實現(xiàn)請求:
int request_irq(unsigned intirq,void(*handler)int,unsigned longtype,char*name);
參數(shù)irq為要中斷請求號,參數(shù)handler為指向中斷服務(wù)程序的指針,參數(shù)type用來確定是正常中斷還是快速中斷(正常中斷指中斷服務(wù)子程序返回后,內(nèi)核可以執(zhí)行調(diào)度程序來確定將運(yùn)行哪一個進(jìn)程;而快速中斷是指中斷服務(wù)子程序返回后,立即執(zhí)行被中斷程序,正常中斷type取值為0,快速中斷type取值為SA_INTERRUPT),參數(shù)name是設(shè)備驅(qū)動程序的名稱。
我們的中斷處理函數(shù)是:
void fpgalc12_interrupt(int irq,void*dev_id,struct pt_regs*regs)。
Irqflags是中斷處理的屬性,若設(shè)置了SA_INTERRUPT,則表示中斷處理程序是快速處理程序,快速處理程序被調(diào)用時屏蔽所有中斷,而慢速處理程序不屏蔽。dev_id在中斷共享時會用到,一般設(shè)置為這個設(shè)備的結(jié)構(gòu)體或NULL.request_irq()返回0表示成功,返回-INVAL表示中斷號無效或處理函數(shù)指針為NULL,返回-EBUSY表示中斷已經(jīng)被占用且不能共享。這兩個函數(shù)分別要在初始化和釋放模塊中加載。
要在Linux申請了中斷通道后,系統(tǒng)會響應(yīng)外部中斷IRQ_EINT0,從而進(jìn)入中斷處理序。中斷處理程序功能就是將有關(guān)中斷接收的信息反饋給設(shè)備,并根據(jù)要服務(wù)的中斷的不同含義相應(yīng)地對數(shù)據(jù)進(jìn)行讀寫[7-8]。所以FPGA中斷處理的主要任務(wù)是:FIFO在接收到AD轉(zhuǎn)換來的數(shù)據(jù)后,向ARM發(fā)出中斷請求信號,讓ARM來讀取FPGA中FIFO狀態(tài)寄存器的值,獲取需要信息并安排接受數(shù)據(jù),然后寫狀態(tài)寄存器清除相關(guān)中斷位以繼續(xù)響應(yīng)中斷,保證數(shù)據(jù)的有效傳輸。
中斷處理程序的第一步是要先清除S3C2440A的中斷懸掛寄存器和中斷源寄存器相應(yīng)的位。這是為了能夠繼續(xù)響應(yīng)FPGA產(chǎn)生的中斷。為了能夠讓FIFO能及時的接收到新數(shù)據(jù),把寫狀態(tài)寄存器放到中斷的一開始,即第二步就是寫狀態(tài)寄存器相應(yīng)位,通過置1清除狀態(tài)使AD中斷能夠繼續(xù)產(chǎn)生。最后讀取FIFO的數(shù)據(jù)。使用中斷后數(shù)據(jù)的傳輸效率大大得到提高,能夠滿足實際的采集需要。
4.結(jié)束語
本方案中的采集板充分利用了ARM的靈活性和FPGA的并行性的特點,實現(xiàn)了適用于高速數(shù)據(jù)采集板的設(shè)計。方案采用S3C2440A作為主控芯片,通過千兆以太網(wǎng)接口實時地將采集的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)PC機(jī),上位機(jī)可實時控制目標(biāo)數(shù)據(jù)采集。FPGA芯片在控制A/D轉(zhuǎn)換芯片的同時,將數(shù)據(jù)存儲在SRAM中,并通過DMA接口與S3C2440A進(jìn)行數(shù)據(jù)傳輸。實驗表明,本采集板的實時性和高速性能夠滿足系統(tǒng)的設(shè)計要求,可廣泛應(yīng)用于各種數(shù)據(jù)采集系統(tǒng)中。
歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!
點個在看你最好看
原文標(biāo)題:基于ARM和FPGA設(shè)計高速圖像數(shù)據(jù)采集傳輸系統(tǒng)
文章出處:【微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
FPGA
+關(guān)注
關(guān)注
1629文章
21736瀏覽量
603421
原文標(biāo)題:基于ARM和FPGA設(shè)計高速圖像數(shù)據(jù)采集傳輸系統(tǒng)
文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論