內(nèi)容提要
●經(jīng)過驗證的接口 IP,可顯著提升 TSMC N3E 制程節(jié)點的性能和能效
●224G-LR SerDes PHY IP 在 TSMC N3E 制程上實現(xiàn)一次性流片成功
●112G-ELR SerDes 在 TSMC N3E 制程上的硅結(jié)果實現(xiàn)了最佳 PPA
●多個 Cadence IP 測試芯片在 TSMC N3E 制程上成功流片,包括 PCIe 6.0 和 5.0、64G-LR 多協(xié)議 PHY、LPDDR5x/5、GDDR7/6 和 UCIe中國上海,2023 年 9 月 26 日——楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布擴大其在 TSMC 3nm(N3E)制程上的設(shè)計 IP 產(chǎn)品組合,其中最引人注目的是新推出的旗艦產(chǎn)品 Cadence224G 長距離(224G-LR)SerDes PHY IP,該 IP 實現(xiàn)了一次性流片成功。其他支持 TSMC N3E 先進制程的 Cadence Design IP 也都成功流片,為二者的共同客戶提供了一系列高速接口和存儲器 IP,用于實現(xiàn)更先進的設(shè)計。Cadence 針對 TSMC N3E 支持提供業(yè)界領(lǐng)先的功率、性能和面積(PPA),面向要求最為嚴格的網(wǎng)絡(luò)、超大規(guī)模計算、人工智能和機器學(xué)習(xí)(AI/ML)、芯粒、汽車和存儲應(yīng)用。
生成式 AI 和大型語言模型 (LLM) 的出現(xiàn)推動了高帶寬低延遲應(yīng)用的需求不斷增長,它們需要利用創(chuàng)新的 IP 解決方案才能實現(xiàn)高效、穩(wěn)定的高速數(shù)據(jù)傳輸。為了滿足這種激增的需求,新推出的 224G-LR SerDes PHY IP 和其他 Cadence TSMC N3E 制程接口 IP 為創(chuàng)新和高速連接開辟了新的可能。224G-LR SerDes PHY IP 采用創(chuàng)新架構(gòu),可提供出色的速度、覆蓋范圍和能效。主要功能包括:“
1
支持全雙工 1-225Gbps 數(shù)據(jù)速率,具有出色的 LR 性能
“
2
針對不同的通道范圍(LR、MR、VSR)進行功耗效率優(yōu)化
“
3
內(nèi)置智能功能,以增強可靠性和系統(tǒng)穩(wěn)健性
224G-LR PHY IP 是 Cadence 面向 TSMC N3E 先進制程的 IP 產(chǎn)品組合的一部分,該產(chǎn)品組合還包括 112G LR SerDes PHY IP、PCI Express(PCIe) 6.0/5.0/4.0/3.0/2.0、64G/32G 多協(xié)議 SerDes、Universal Chiplet Interconnect Express(UCIe)、LPDDR5x/5/4x/4、DDR5/4/3 和 GDDR7/6 IP。Cadence 224G/112G LR SerDes 和 DDR5 IP 已實現(xiàn)一次性流片成功。PCIe、64G/32G 多協(xié)議 SerDes、LPDDR5x/5、GDDR7/6 和 UCIe IP 在 2023 年初成功流片。
“
“Cadence 針對 TSMC 最先進的 N3E 制程推出了創(chuàng)新的 IP 解決方案,讓我們的客戶能夠?qū)⑿阅芎湍苄嵘叫碌乃?,同時也能受益于 TSMC N3E 制程的領(lǐng)先優(yōu)勢,”TSMC 設(shè)計基礎(chǔ)設(shè)施管理事業(yè)部負責人 Dan Kochpatcharin 表示,“我們與 Cadence 在 TSMC 3nm 工藝上合作開發(fā)了突破性的 IP 設(shè)計,這讓我們可以重新塑造超大規(guī)模、AI/ML 和 5G/6G 基礎(chǔ)設(shè)施 SoC 設(shè)計的格局?!?/p>
“
“我們針對 TSMC N3E 先進制程的接口 IP 架構(gòu)經(jīng)過實際驗證,可顯著提高性能和能效,助力我們的共同客戶利用 N3E 制程的優(yōu)勢,同時還能加快產(chǎn)品上市,”Cadence IP 事業(yè)部產(chǎn)品市場副總裁 Rishi Chugh 說道,“SerDes 的速度必須快速提升到下一代節(jié)點,以滿足生成式 AI 和其他高速網(wǎng)絡(luò)基礎(chǔ)設(shè)施對數(shù)據(jù)帶寬的更高需求。Cadence 224G-LR 產(chǎn)品為客戶提供了一條可靠的途徑,幫助他們順利升級到新一代超大規(guī)模設(shè)計。我們與 TSMC 的緊密合作使我們能夠提供高質(zhì)量的 IP,旨在實現(xiàn)一次性流片成功,加快產(chǎn)品上市?!?/p>
面向 TSMC N3E 制程的全面 Cadence IP 組合支持 Cadence 的智能系統(tǒng)設(shè)計(Intelligent System Design)戰(zhàn)略,助力實現(xiàn)卓越的先進節(jié)點系統(tǒng)級芯片設(shè)計。
要詳細了解 Cadence 新一代 224G SerDes PHY IP 和全面的 Cadence N3E 設(shè)計 IP 組合,請訪問:
www.cadence.com/go/N3EDIPPR
(您可復(fù)制至瀏覽器或點擊閱讀原文打開)
關(guān)于 Cadence
Cadence 是電子系統(tǒng)設(shè)計領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者,擁有超過 30 年的計算軟件專業(yè)積累?;诠镜闹悄芟到y(tǒng)設(shè)計戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設(shè)計概念成為現(xiàn)實。Cadence 的客戶遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向超大規(guī)模計算、5G 通訊、汽車、移動設(shè)備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息,請訪問公司網(wǎng)站www.cadence.com。
2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產(chǎn)。
-
Cadence
+關(guān)注
關(guān)注
65文章
921瀏覽量
142154
原文標題:Cadence擴大TSMC N3E制程IP產(chǎn)品組合,推出新一代224G-LR SerDes IP,助力超大規(guī)模SoC設(shè)計
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論