高速電路信號完整性學(xué)習(xí)筆記2

高速數(shù)字設(shè)計(jì)和低速數(shù)字設(shè)計(jì)相比，高速數(shù)字設(shè)計(jì)強(qiáng)調(diào)無源電路元件的作用。一些無源元件包括構(gòu)成數(shù)字產(chǎn)品的互連線，電路板，集成電路組件。在低速時(shí)，無源電路元件僅是產(chǎn)品包裝的一部份。在高速時(shí)它們直接影響電路的性能。

高速數(shù)字化的設(shè)計(jì)研究的是無源電路元件怎樣影響信號的傳播（發(fā)射和接收），在信號間相互干擾（串?dāng)_） ，和電磁波在空間的相互作用（電磁干擾）。

1 時(shí)間和頻率

在低頻時(shí)，普通電線可有效地將兩電路短路。在高頻時(shí)，僅有寬而平的物體能短路兩個(gè)電路。相同的一根導(dǎo)線在低頻情況下能有效地短路電路，而在高頻時(shí)這根導(dǎo)線會(huì)產(chǎn)生太大的電感以至于它不能用來使電路短路。我們可以用它作為高頻電感線圈但不能作為高頻短路電路。任何數(shù)字信號的拐點(diǎn)頻率與它的上升（和下降）時(shí)間有關(guān)，而與時(shí)鐘頻率無關(guān)：

Fknee＝數(shù)字脈沖大部份能量集中在低于它的頻段內(nèi)；

Tr＝脈沖上升時(shí)間；

上升時(shí)間越短， Fknee 越高；上升時(shí)間越長， Fknee 越低。任何數(shù)字信號的時(shí)域的重要特征主要由低于Fknee 的頻譜決定。

當(dāng)然拐點(diǎn)頻率只是把數(shù)字信號的時(shí)間和頻率聯(lián)系起來，是一種近似估算的方法，它不能精確預(yù)料系統(tǒng)的性能，甚至不能精確測定上升的時(shí)間。它不能代替完備的邊界分析，也不能預(yù)言電磁輻射，電磁輻射的性質(zhì)取決于頻率遠(yuǎn)遠(yuǎn)超過拐點(diǎn)頻率的更詳細(xì)的頻諧。

2 時(shí)間和距離

電信號在導(dǎo)線中或在電路中傳導(dǎo)的速度與周圍的介質(zhì)有關(guān)。傳播延遲通常用米／秒或英寸／皮秒來度量，它是傳播速度的倒數(shù)。傳輸線的傳播延遲按周圍介質(zhì)系數(shù)的平方根的比例增加。傳輸線的時(shí)間延遲僅指信號傳播過整個(gè)線長所用的時(shí)間總量。以下等式表示了介電系數(shù)、傳播速度、傳播延遲和時(shí)間延遲之間的關(guān)系：

其中v為傳播速度， C為光速， εr 為介電常數(shù)， X為傳輸線長度， PD為傳輸延時(shí)， TD為信號在傳輸線上傳播X長度的時(shí)間。

布線的幾何尺寸決定了電場是否留在電路板里或者進(jìn)入到空氣中。當(dāng)電場存在于板子內(nèi)部時(shí)，有效的電介常數(shù)要大一些，而且信號傳播得更慢。密封在兩平面間的布線周圍的電場存留在電路板內(nèi)，它產(chǎn)生一個(gè)有效的介電常數(shù)。

。印刷電路板頂層或底層布線的電場一部分存在于空氣中，另一部分存在于FR-4 的材料中，巾此產(chǎn)生了大約1～4.5 的電介質(zhì)常數(shù)。外層PCB 的布線傳播速度比內(nèi)層的要快。

3 集總系統(tǒng)與分布系統(tǒng)

任何導(dǎo)體系統(tǒng)對于輸入信號的響應(yīng)很大程度上取決于系統(tǒng)是否比信號中最快電特征的有效長度短， 或正好相反。電特性的有效長度就像上升沿一樣，它取決于特征的持續(xù)時(shí)間和它的傳播時(shí)延。

如果一系統(tǒng)的長度足夠小使得所有的點(diǎn)有相同的電位，則這一系統(tǒng)被稱為集總系統(tǒng)。集總系統(tǒng)中的每一部分的電壓都大致相同。

一個(gè)系統(tǒng)被認(rèn)為是集總系統(tǒng)或分布式系統(tǒng)取決于通過它的信號的上升時(shí)間。通常用系統(tǒng)尺寸和上升時(shí)間的比值來確定一個(gè)系統(tǒng)是集總系統(tǒng)還是分布系統(tǒng)。對于印刷電路板的導(dǎo)線，點(diǎn)對點(diǎn)導(dǎo)線和總線結(jié)構(gòu)， 如果導(dǎo)線比上升沿有效長度的1/6 小， 則電路表現(xiàn)為集總系統(tǒng)。

4 SI基本概念

信號完整性（ SI, Signal Integrity ）主要討論的是信號沿導(dǎo)線傳輸后的質(zhì)量和時(shí)序問題。隨著高速電路的迅速發(fā)展，信號完整性問題變得越來越突出，越來越引起關(guān)注。在高速系統(tǒng)中，一段導(dǎo)線不僅僅是導(dǎo)體，也己成為具有分布參數(shù)的傳輸線。能否處理好系統(tǒng)的信號互連（ PCB布線），解決信號完整性問題，是系統(tǒng)設(shè)計(jì)成功的關(guān)鍵。同時(shí)， 信號完整性。也是解決電源完整性（PI) 、電磁兼容與電磁干擾（ EMC/EMI ） 的基礎(chǔ)和前提， 三者之間有著緊密的聯(lián)系。通常，需要解決的信號完整性問題包括：

1）反射（ reflection ） ， 由于阻抗不匹配引起。

2）串?dāng)_（ crosstalk ） ， 由相鄰信號稍合產(chǎn)生。當(dāng)信號邊緣速率低于lns 時(shí)，串?dāng)_問題就不可避免，甚至?xí)鸶哳l諧振。

3）） 過沖（ overshoot）和下沖（ undershoot ），過沖與下沖來源于走線過長或者信號變化太快兩方面的原因。

4）振鈴（ ringing ） ，表現(xiàn)為信號反復(fù)振蕩，可以通過適當(dāng)?shù)亩私觼硪种啤?/p>

5）地平面反彈噪聲（ ground bounce ） 與同時(shí)開關(guān)噪聲（SSN ） 。對于高速器件，大量數(shù)據(jù)總線信號快速翻轉(zhuǎn)，通過地回路的電流變化導(dǎo)致非理想的地平面。

6）電源分配。對于高速電路來說，控制好電源／地平面的阻抗是系統(tǒng)設(shè)計(jì)的關(guān)鍵。

7）時(shí)序問題。對于高速設(shè)計(jì)，信號的傳播延時(shí)、時(shí)鐘偏移（ skew ）和抖動(dòng)等因素足以導(dǎo)致系統(tǒng)無法正確判斷數(shù)據(jù)。

8）EMI 問題。EMI 包含電磁輻射和抗擾性兩個(gè)方面的問題。解決PCB 設(shè)計(jì)中的EMI 問題是系統(tǒng)EMI 控制中最為重要的環(huán)節(jié)，成本最低。

信號完整性是指信號在信號線上的質(zhì)量。信號具有良好的信號完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號完整性不是出某一單一因素導(dǎo)致的，而是板級設(shè)計(jì)中多種因素共同引起的。主要的信號完整性問題包括反射、振蕩、地彈、串?dāng)_等。