0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字電路中的競爭冒險現(xiàn)象

CHANBAEK ? 來源:小小的電子之路 ? 作者:小小的電子之路 ? 2023-09-25 11:50 ? 次閱讀

門電路的兩個輸入信號同時向相反的邏輯電平跳變的現(xiàn)象叫做 競爭 ,這種競爭可能在電路的輸出端產(chǎn)生尖峰脈沖,這種現(xiàn)象稱為 競爭冒險

競爭冒險產(chǎn)生的根本原因是輸入信號通過兩條或兩條以上的路徑傳輸?shù)捷敵龆?,每條路徑的延時不同,從而導(dǎo)致信號不能同時到達(dá)輸出端。接下來,我們就通過幾個簡單的電路了解一下競爭冒險現(xiàn)象。

1、移位寄存器

首先來看下面一個電路,這個電路簡單描述了移位寄存器的工作原理,當(dāng)時鐘上升沿來臨的時候,數(shù)據(jù)會整體向右移動一位。但是現(xiàn)在的問題是:每次時鐘有效時,為什么數(shù)據(jù)只移動一位?

圖片

要想解釋上面的問題,就需要具體了解一下構(gòu)成移位寄存器的最小單元—D觸發(fā)器的行為。下圖是一個D觸發(fā)器的原理圖,當(dāng)有效時鐘邊沿到來時,其輸入端D的值會存入輸出端Q。

圖片

對上述D觸發(fā)器進(jìn)行功能仿真,仿真結(jié)果如下圖所示,可以看出,當(dāng)時鐘上升沿到來時,觸發(fā)器的輸出Q會等于輸入D。

圖片

接下來,對D觸發(fā)器進(jìn)行更接近真實情況的門級仿真,通過仿真結(jié)果可以看到,當(dāng)時鐘上升沿到來時,觸發(fā)器的輸出并沒有立馬發(fā)生變化,而是等待一段時間之后其輸出Q才會與輸入D相等。

圖片

這一段延時稱為觸發(fā)器的 Tco時間,即輸出延時,指從觸發(fā)器有效邊沿到來到觸發(fā)器輸出有效的時間差 。這也是移位寄存器每次只能移動一位的原因。

2、計數(shù)器

接下來再看另一個電路—計數(shù)器電路,該電路由多個邏輯門組合而成,可以實現(xiàn)十六進(jìn)制計數(shù)功能。

圖片

對該電路進(jìn)行功能仿真,可以看出電路功能正常。

圖片

同樣,對電路進(jìn)行門級仿真,結(jié)果如下,將仿真圖放大可以發(fā)現(xiàn),在計數(shù)值由0001變?yōu)?010的過程中,出現(xiàn)了短暫的0011的計數(shù)值。

圖片

之所以出現(xiàn)0011這樣的計數(shù)值,是因為每一位分別由多個不同的邏輯門電路控制,因此,每一位的變化存在一定的延時,這一延時稱為 Tpd時間,即傳輸延時,指****從輸入信號有效到輸出信號穩(wěn)定時的時間差

但是,不同位的控制電路的延時是不同的,以上面的現(xiàn)象為例,該計數(shù)器第三位的控制電路的延時要比第四位短,因此,第三位先變?yōu)?,第四位后變?yōu)?,兩個變化之間的延時差就導(dǎo)致出現(xiàn)了0011這樣的現(xiàn)象,這就是競爭冒險現(xiàn)象。

以當(dāng)前的時鐘頻率,上面的現(xiàn)象是不會導(dǎo)致系統(tǒng)出現(xiàn)問題的,因為不穩(wěn)定狀態(tài)持續(xù)的時間非常短,不會被時鐘采樣到,但是,如果時鐘頻率太高,該狀態(tài)就有可能被采樣到,導(dǎo)致系統(tǒng)出錯,這就是某些代碼運(yùn)行時時鐘頻率不能太高的原因之一。

以上就是本次分享的全部內(nèi)容,謝謝大家!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5343

    瀏覽量

    120385
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4083

    瀏覽量

    133614
  • 門電路
    +關(guān)注

    關(guān)注

    7

    文章

    199

    瀏覽量

    40169
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1605

    瀏覽量

    80629
  • 輸入信號
    +關(guān)注

    關(guān)注

    0

    文章

    458

    瀏覽量

    12565
收藏 人收藏

    評論

    相關(guān)推薦

    競爭冒險產(chǎn)生的原因,判斷方法和避免競爭冒險的方法

    在實際的電路設(shè)計過程,存在傳播延時和信號變換延時。由延時引起的競爭冒險現(xiàn)象會影響輸出的正確與否。下面將就
    的頭像 發(fā)表于 02-18 14:34 ?7931次閱讀
    <b class='flag-5'>競爭</b>與<b class='flag-5'>冒險</b>產(chǎn)生的原因,判斷方法和避免<b class='flag-5'>競爭</b>與<b class='flag-5'>冒險</b>的方法

    FPGA競爭冒險的前世今生

    競爭冒險:在組合電路,當(dāng)邏輯門有兩個互補(bǔ)輸入信號同時向相反狀態(tài)變化時,輸出端可能產(chǎn)生過渡干擾脈沖的現(xiàn)象,稱為
    發(fā)表于 02-21 16:26

    數(shù)字電路(33)電路競爭冒險現(xiàn)象的產(chǎn)生及消除#硬聲創(chuàng)作季

    數(shù)字電路
    電子學(xué)習(xí)
    發(fā)布于 :2022年11月10日 09:13:56

    FPGA設(shè)計競爭冒險問題的研究

     摘 要:以現(xiàn)場可編程門陣列(以下簡稱FPGA)在設(shè)計由于其內(nèi)部構(gòu)成,容易引起競爭問題。以我們在實驗教學(xué)的應(yīng)用與實踐為主線,詳細(xì)介紹了消除競爭
    發(fā)表于 04-21 16:44

    FPGA競爭冒險問題的研究

    FPGA競爭冒險問題的研究
    發(fā)表于 08-04 16:16

    請教一個與數(shù)字電路有關(guān)比較簡單的問題,希望大神可以給個詳細(xì)的答案

    寫了個一位全減器,發(fā)現(xiàn)不管怎么寫,時序電路仿真中的輸出都出現(xiàn)延遲的現(xiàn)象,發(fā)現(xiàn)延遲在其他的點路都存在,暫時在數(shù)字電路書本并沒有找到合適的答案,有冒險
    發(fā)表于 11-05 23:28

    FPGA競爭冒險現(xiàn)象

    通過改變設(shè)計,破壞毛刺產(chǎn)生的條件,來減少毛刺的發(fā)生。例如,在數(shù)字電路設(shè)計,常常采用格雷碼計數(shù)器取代普通的二進(jìn)制計數(shù)器,這是因為格雷碼計數(shù)器的輸出每次只有一位跳變,消除了競爭冒險的發(fā)生
    發(fā)表于 08-01 09:53

    什么是競爭冒險現(xiàn)象?怎樣判斷?如何消除?

     在組合邏輯,由于門的輸入信號通路中經(jīng)過了不同的延時,導(dǎo)致到達(dá)該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。    如果布爾式中有相反的信號則可能產(chǎn)生競爭
    發(fā)表于 08-02 11:57

    簡談FPGA的競爭冒險和毛刺問題

    。 但是和所有的數(shù)字電路一樣,F(xiàn)PGA 電路也存在毛刺問題。它的出現(xiàn)會影響電路工作的可靠性、穩(wěn)定性,嚴(yán)重時會導(dǎo)致整個數(shù)字系統(tǒng)的誤動作和
    發(fā)表于 05-30 17:15

    FPGA | 競爭冒險和毛刺問題

    影響電路工作的可靠性、穩(wěn)定性,嚴(yán)重時會導(dǎo)致整個數(shù)字系統(tǒng)的誤動作和邏輯紊亂。下面就來討論交流一下FPGA 的競爭冒險與毛刺問題。 在數(shù)字電路
    發(fā)表于 11-02 17:22

    第二十一講 組合邏輯電路競爭冒險

    第二十一講 組合邏輯電路競爭冒險 6.7.1 競爭冒險
    發(fā)表于 03-30 16:25 ?3078次閱讀
    第二十一講 組合邏輯<b class='flag-5'>電路</b><b class='flag-5'>中</b>的<b class='flag-5'>競爭</b><b class='flag-5'>冒險</b>

    FPGA冒險現(xiàn)象和如何處理毛刺

    通過改變設(shè)計,破壞毛刺產(chǎn)生的條件,來減少毛刺的發(fā)生。例如,在數(shù)字電路設(shè)計,常常采用格雷碼計數(shù)器取代普通的二進(jìn)制計數(shù)器,這是因為格雷碼計數(shù)器的輸出每次只有一位跳變,消除了競爭冒險的發(fā)生
    發(fā)表于 06-23 08:49 ?1832次閱讀
    FPGA<b class='flag-5'>中</b>的<b class='flag-5'>冒險</b><b class='flag-5'>現(xiàn)象</b>和如何處理毛刺

    數(shù)字電路的功能冒險是什么

    功能冒險電路的邏輯功能決定的,(什么叫邏輯功能)改變邏輯設(shè)計無法解決邏輯冒險。
    的頭像 發(fā)表于 10-05 16:10 ?7322次閱讀

    數(shù)字電路設(shè)計什么時候需要分析競爭冒險

    1. 前言 在數(shù)字電路課程,老師在講組合邏輯的時候,一般都會講競爭冒險。sky當(dāng)時也聽的云里霧里,沒有想清楚如下問題: 1) 競爭
    的頭像 發(fā)表于 08-09 14:43 ?3309次閱讀
    <b class='flag-5'>數(shù)字電路</b>設(shè)計<b class='flag-5'>中</b>什么時候需要分析<b class='flag-5'>競爭</b>與<b class='flag-5'>冒險</b>