門電路的兩個輸入信號同時向相反的邏輯電平跳變的現(xiàn)象叫做 競爭 ,這種競爭可能在電路的輸出端產(chǎn)生尖峰脈沖,這種現(xiàn)象稱為 競爭冒險 。
競爭冒險產(chǎn)生的根本原因是輸入信號通過兩條或兩條以上的路徑傳輸?shù)捷敵龆?,每條路徑的延時不同,從而導(dǎo)致信號不能同時到達(dá)輸出端。接下來,我們就通過幾個簡單的電路了解一下競爭冒險現(xiàn)象。
1、移位寄存器
首先來看下面一個電路,這個電路簡單描述了移位寄存器的工作原理,當(dāng)時鐘上升沿來臨的時候,數(shù)據(jù)會整體向右移動一位。但是現(xiàn)在的問題是:每次時鐘有效時,為什么數(shù)據(jù)只移動一位?
要想解釋上面的問題,就需要具體了解一下構(gòu)成移位寄存器的最小單元—D觸發(fā)器的行為。下圖是一個D觸發(fā)器的原理圖,當(dāng)有效時鐘邊沿到來時,其輸入端D的值會存入輸出端Q。
對上述D觸發(fā)器進(jìn)行功能仿真,仿真結(jié)果如下圖所示,可以看出,當(dāng)時鐘上升沿到來時,觸發(fā)器的輸出Q會等于輸入D。
接下來,對D觸發(fā)器進(jìn)行更接近真實情況的門級仿真,通過仿真結(jié)果可以看到,當(dāng)時鐘上升沿到來時,觸發(fā)器的輸出并沒有立馬發(fā)生變化,而是等待一段時間之后其輸出Q才會與輸入D相等。
這一段延時稱為觸發(fā)器的 Tco時間,即輸出延時,指從觸發(fā)器有效邊沿到來到觸發(fā)器輸出有效的時間差 。這也是移位寄存器每次只能移動一位的原因。
2、計數(shù)器
接下來再看另一個電路—計數(shù)器電路,該電路由多個邏輯門組合而成,可以實現(xiàn)十六進(jìn)制計數(shù)功能。
對該電路進(jìn)行功能仿真,可以看出電路功能正常。
同樣,對電路進(jìn)行門級仿真,結(jié)果如下,將仿真圖放大可以發(fā)現(xiàn),在計數(shù)值由0001變?yōu)?010的過程中,出現(xiàn)了短暫的0011的計數(shù)值。
之所以出現(xiàn)0011這樣的計數(shù)值,是因為每一位分別由多個不同的邏輯門電路控制,因此,每一位的變化存在一定的延時,這一延時稱為 Tpd時間,即傳輸延時,指****從輸入信號有效到輸出信號穩(wěn)定時的時間差 。
但是,不同位的控制電路的延時是不同的,以上面的現(xiàn)象為例,該計數(shù)器第三位的控制電路的延時要比第四位短,因此,第三位先變?yōu)?,第四位后變?yōu)?,兩個變化之間的延時差就導(dǎo)致出現(xiàn)了0011這樣的現(xiàn)象,這就是競爭冒險現(xiàn)象。
以當(dāng)前的時鐘頻率,上面的現(xiàn)象是不會導(dǎo)致系統(tǒng)出現(xiàn)問題的,因為不穩(wěn)定狀態(tài)持續(xù)的時間非常短,不會被時鐘采樣到,但是,如果時鐘頻率太高,該狀態(tài)就有可能被采樣到,導(dǎo)致系統(tǒng)出錯,這就是某些代碼運(yùn)行時時鐘頻率不能太高的原因之一。
以上就是本次分享的全部內(nèi)容,謝謝大家!
-
寄存器
+關(guān)注
關(guān)注
31文章
5343瀏覽量
120385 -
仿真
+關(guān)注
關(guān)注
50文章
4083瀏覽量
133614 -
門電路
+關(guān)注
關(guān)注
7文章
199瀏覽量
40169 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1605瀏覽量
80629 -
輸入信號
+關(guān)注
關(guān)注
0文章
458瀏覽量
12565
發(fā)布評論請先 登錄
相關(guān)推薦
評論