集成電路上晶體管結(jié)構(gòu)的那些事兒

新思科技一直致力于打造“人人都能懂”的行業(yè)科普視頻，傳播更多芯片相關(guān)小知識，解答各類科技小問題。每周3分鐘，多一些“芯”知識。

這一期，我們聊一聊集成電路上晶體管結(jié)構(gòu)的那些事兒。

在解釋集成電路上晶體管的工作原理之前，我們得先來聊聊最常用的硅（和它元素家族）的特點。

硅原子作為一個大哥，最外層圍繞著四個電子。硅原子排列成晶體時，最外層電子正好兩兩組隊，形成穩(wěn)定的八電子結(jié)構(gòu)，也就是很難游離成為自由電子。缺少了自由電子，純硅在室溫下的導電率就很低，基本就是個絕緣體。

眾所周知，集成電路用的硅是半導體，可是純硅都絕緣了還怎么玩？我們可以在純凈的硅晶體中強行加入比硅活躍的其他原子小弟來增加自由電子，讓不純的硅可以一點點導電但又不怎么導電，這就是半導體。強行加入較活躍原子的過程叫做摻雜，目的就是大幅度提升硅的導電率。摻入容易游離出自由電子的原子，就是N型半導體。摻入電子不容易游離的原子，可以理解為游離出來的自由電荷是缺少電子的空洞正電荷，稱為空穴，這種就是P型半導體。

當我們把這兩種性質(zhì)相反的半導體連在一起時，就形成了一個PN結(jié)。為什么談到PN結(jié)呢？因為PN結(jié)在集成電路中無處不在。不施加外部電壓時，PN結(jié)無法導電。如果在N這一側(cè)加入巨量的自由電子，讓自由電子的濃度高過P型的空穴，這樣P型就臨時變成了N型，也就能導電了。反向操作的話，只要電壓不足夠高，PN結(jié)沒怎么變化，始終不導電，這樣還能當作電壓保護使用。結(jié)構(gòu)簡單的單向?qū)щ娖骷?a target="_blank">二極管就是利用這個原理。

把兩種性質(zhì)的半導體做成兩個PN結(jié)的三明治結(jié)構(gòu)，這就是1946年的諾貝爾物理學獲獎內(nèi)容，雙極晶體管（簡稱BJT）。它工作的原理比二極管稍微復雜一點，但依然是通過控制三明治每部分的電壓讓整個三明治完全導通。BJT導通時電阻比較小，電流比較大。所以在講究省電的數(shù)字集成電路里面，更多使用的是另一種以PN結(jié)為基礎(chǔ)的晶體管：金屬-氧化物-半導體-場效應晶體管，簡稱MOSFET。

MOSFET的工作原理看起來也是通過控制不同區(qū)域的電壓讓晶體管導通，可是本質(zhì)上和BTJ有極大的差異。

首先，PN結(jié)在MOSFET里的作用不是用來控制導電，相反是讓電流無法通過，只讓電流在指定區(qū)域里經(jīng)過?？刂齐娏鹘?jīng)過的指定區(qū)域就比較特別了，是一個與電流通過方向垂直的金屬層/絕緣層/半導體的三明治結(jié)構(gòu)（MOS結(jié)構(gòu)）。例如對一個P型半導體，在金屬層上接正電壓，就會通過絕緣層形成一個垂直方向的電場。在電場作用下，正電荷被推遠，負電荷也就是電子被拉向半導體和絕緣層的接觸面上。當電壓足夠高，電場足夠強時，P型半導體和絕緣層的接觸面上就不再是P型了，而出現(xiàn)了非常非常非常薄的N型半導體層，電子就可以在其中移動了。

這層受MOS結(jié)構(gòu)控制出現(xiàn)的反類型半導體的電荷通道channel就叫做溝道。金屬層就是控制溝道的柵極gate（G極）。我們在半導體制造工藝上常說的xx納米工藝，本意就是指G極的長度，也可以簡單理解為溝道的長度。

在溝道的兩端接上和移動電荷同型的半導體，再在它們上加上一個和溝道水平的電場，這些游離電荷（載流子）就能從一端出發(fā)到達另一端了。出發(fā)端是電荷（載流子）的源頭，叫做源極source（S極）。到達端接收到漏過溝道的電荷，叫做漏極drain（D極）。）就能從一端出發(fā)到達另一端了。出發(fā)端是電荷（載流子）的源頭，叫做源極source（S極）。到達端接收到漏過溝道的電荷，叫做漏極drain（D極）。（載流子）就能從一端出發(fā)到達另一端了。出發(fā)端是電荷（載流子）的源頭，叫做源極source（S極）。到達端接收到漏過溝道的電荷，叫做漏極drain（D極）。

在MOS結(jié)構(gòu)中，水平方向的電場決定有沒有電流可以流通，而垂直方向的電場控制電流能不能通過。這就是MOS結(jié)構(gòu)的場效應晶體管，所以它叫做MOSFET。當一個MOSFET關(guān)斷時，幾乎沒有電流通過。而導通時，電流也僅僅在溝道里流通。所以MOSFET的工作電流相對小，換句話說，有著省電的天然優(yōu)勢。

在芯片制造上，MOSFET還有另一個巨大優(yōu)勢。一個完整的CMOS里，一個N型和一個P型MOSFET同步制造一體成型。它們的G極和D極各自連接在一起。當G極上給邏輯狀態(tài)1的時候，D極就能出現(xiàn)狀態(tài)0的響應。一個二進制邏輯上的反向器就這么簡單而有極其緊湊地做出來了。這個緊湊的結(jié)構(gòu)就是經(jīng)典的CMOS。

憑借省電和制造上的兩大優(yōu)勢，MOSFET自然而然就成了集成電路中的絕對主力老大哥了。

FinFET橫空出世

隨著芯片制程越來越小，傳統(tǒng)平面結(jié)構(gòu)的MOSFET已經(jīng)難以達到設(shè)計指標。因為晶體管尺寸不斷縮小，S與D間的溝道就不斷變短。當溝道短到一定程度時，即便沒有施加電壓，S和D也會因為傳說中的量子效應變得微弱導電，直接來說就是隨時隨地都在“漏電”。這就是半導體器件物理中說的“短溝道效應”。

為了極大程度上抵消掉短溝道效應，華裔科學家胡正明教授于1999年發(fā)明的3D鰭式場效應晶體管的新型MOSFET構(gòu)造，簡稱FinFET。而FinFET也成為了半導體工業(yè)中延續(xù)摩爾定律的革命性技術(shù)。

在FinFET的構(gòu)造中，首先是溝道的水平寬度大幅縮減，然后增加其高度，呈現(xiàn)出類似魚鰭的形狀，這也正是FinFET名字的由來。一句話解釋：FinFET把平面MOSFET的溝道立了起來。因此柵極被設(shè)計成了叉狀3D架構(gòu)緊緊包裹住“魚鰭”狀的溝道。如此一來，F(xiàn)inFET的柵極就可以在傳統(tǒng)的上方以及垂直的兩側(cè)共同控制溝道的導通與關(guān)斷。這樣不僅能夠改善電路控制和減少漏電流來抵消掉短溝道效應，同時還能讓晶體管整體結(jié)構(gòu)中的長度得以大幅縮減，從而進一步幫助縮小芯片單位面積。

原理聽起來很簡單是不是，但如何在硅片上制造這些“魚鰭”卻相當困難。單個“魚鰭”的尺寸是最小柵長的0.67倍。舉個具體的例子：對于22nm的工藝，單個“魚鰭”的寬度僅為14.67nm，這個尺寸遠小于最精密浸入式***所能制造的最小尺寸。

這里是FinFET的工藝流程圖，只是簡單描述了前段制造流程。大家可以腦補一下完整制造過程的復雜程度。

再說說器件材料上的差異吧。有別與傳統(tǒng)平面MOSFET，F(xiàn)inFET的溝道通常較少摻雜甚至不摻雜，比起傳統(tǒng)較多摻雜的平面器件，載流子的遷移率得到了大幅度的提高，也就是說單位電流更大。因為有效抵消掉短溝道效應和增強了柵極控制能力，F(xiàn)inFET還可以使用更厚的氧化層來減少柵漏電流。

隨著FinFET技術(shù)一路從22nm用到5nm芯片，儼然成為了先進芯片市場上的主流，也取得了商業(yè)上的巨大成功。但當半導體制造工藝推進到3nm時，靜態(tài)電流泄露的問題變得越來越嚴重，棘手的短溝道效應再次出現(xiàn)。

GAA技術(shù)：鰭式的“再進化”

既然短溝道效應又出現(xiàn)了，那我們再按照FinFET的思路走一遍試試？如果FinFET三面包住還不夠，我們干脆就把它四面全部都包起來！沒錯，GAA技術(shù)就是用的這個方式突破了FinFET的瓶頸。

GAAFET，全稱Gate-All-Around FET是通過堆疊多個水平的納米片或納米線，并將MOS結(jié)構(gòu)包裹住納米片（線）的每一個側(cè)面，讓納米片（線）的每個表面全是溝道的設(shè)計理念。

相比FinFET，GAA技術(shù)能夠讓晶體管得以承載更多的電流。在FinFET中，需要通過多個垂直的“魚鰭”并排放置以增加電流，GAA則通過水平堆疊實現(xiàn)了對FinFET的全面增強。在柵極控制能力方面，四面全包裹也比三面包裹的FinFET更勝一籌，因此GAA技術(shù)能夠更為精確地控制電流。

毫無疑問在當下，GAA對解決3nm及以下尺寸的半導體制造問題尤為關(guān)鍵。在3nm到2nm的階段，業(yè)界最強的三家晶圓制造企業(yè)都不同程度上選擇了GAA。

新思科技作為覆蓋了從硅的生產(chǎn)制造、芯片設(shè)計及制造的全流程EDA和IP解決方案的全球領(lǐng)導者，也與晶圓廠長期緊密合作。通過DTCO (Design Technology Co-optimization)協(xié)同優(yōu)化先進的工藝技術(shù)解決方案，積極支持更先進的新型晶體管工藝。

本著延續(xù)摩爾定律的目標，以從平面向空間的發(fā)展邏輯，許多創(chuàng)新的架構(gòu)設(shè)計如今也在嶄露頭角：如Forksheet、CFET、Bizen晶體管等等。也許未來的晶體管的主流架構(gòu)，就在這些創(chuàng)新方案之中，讓我們拭目以待吧！

審核編輯：彭菁