0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性的信號帶寬對上升邊的影響

冬至子 ? 來源:鹿末講電子 ? 作者:鹿末 ? 2023-09-21 16:39 ? 次閱讀

3.1

帶寬的定義

帶寬用于表示頻譜中最高的有效正弦波頻率分量值。為了充分近似刻畫時域波形的特征, 這是需要包含的最高正弦波頻率。所有高于帶寬的頻率分量都可忽略不計。

帶寬這一術(shù)語最初在射頻領(lǐng)域中用于表示信號的頻率范圍。在射頻應用中,以幅度和相位的形式來調(diào)制載波頻率,是一種典型的方式。信號中的各頻譜分量組成了一個頻帶。這種射頻信號的頻率范圍就稱為帶寬。一個射頻信號的帶寬定義了不同的通道所能傳輸信號的密集程度。

對于數(shù)字信號,帶寬同樣指的是信號頻譜中的頻率范圍。只不過對于數(shù)字信號而言,低頻范圍起始于直流分量并延伸到最高頻率分量。在數(shù)字信號領(lǐng)域里,因為最低頻率是直流,所以帶寬總是對應于最高的有效正弦波頻率分量值。

圖片

如上圖所示,如果只用0次、1次和3次諧波合成時域波形,那么所得波形的帶寬只達到3次諧波的值,即3GHz。設計時,這個波形的最高正弦波頻率分量是3GHz,其他正弦波頻率分量的幅度為零。

如果增加更高次諧波用于生成波形,那么設計的帶寬9GHz,17GHz。如果取出圖中上升邊最短的波形,并把它變換到頻域中,則其頻譜中含有的諧波分量從0次諧波一直到17次諧波,超過17次諧波的所有分量都為零。這個波形中的最高有效正弦波頻率分量就是17次諧波,即此波形的帶寬為17GHz。

3.2

帶寬對上升邊的影響

第二章已經(jīng)說明了由信號的頻譜可以得到時域波形,實質(zhì)上是傅里葉逆變換過程,只不過對于周期信號來說,這一傅里葉逆變換過程更明顯地表現(xiàn)為一系列單頻信號的加權(quán)和的形式。

對于理想方波信號,上升時間為0,每一個頻率分量都是必需的,因此,理論上理想方波信號帶寬是無窮大的。盡管如此,無窮大的帶寬對實際工程應用沒有什么實際意義,信號頻譜中各個頻率分量的貢獻是不同的。

我們已經(jīng)知道了頻率趨于無窮大時方波信號的頻譜幅度以一20 dB/十倍頻程的速度衰減,對于某個頻率分量,如果其頻譜幅度足夠小,以至于我們可以把它對波形的貢獻忽略掉,那么我們就可以不必考慮它的影響,這就是定義信號帶寬的根本原因。

使用有限帶寬的頻譜來代替無窮寬的頻譜,進而得到一個對原信號的可接受的近似,對工程應用更具有實際意義。

通過仿真實驗分析信號頻譜中各個頻率分量是如何影響信號時域波形的。

下圖是理想方波的級數(shù)展開式:

圖片

下圖分別是1f、3f、11f、39f 帶寬的波形圖

圖片

圖片

至此,我們得到結(jié)論:上升時間越小,信號帶寬越大,說明高頻成分對信號的貢獻越大。如果信號上升時間較長,使用相對較小的帶寬就可以合成信號波形,說明高頻成分的貢獻要小得多。反映在頻譜上,高頻成分的頻譜幅度相對較小,因此,上升時間越長,頻譜中高頻成分衰減越快。

帶寬和上升時間的關(guān)系:

圖片

3.3

時鐘頻率與帶寬

眾所周知,帶寬與信號的上升邊直接有關(guān)。我們并非總能知道信號的上升邊,但是卻需要知道它的帶寬。若給定一個簡單的假設,就可以從信號的時鐘頻率估算出它的帶寬。需要注意的是,不是時鐘頻率而是上升邊決定帶寬。

為了通過信號的時鐘頻率估計它的帶寬,必須做一個非常重要的假設,即首先估計出時鐘波形典型的上升邊。如果不知道上升邊與周期的比值,則一個合理的概括是:上升邊是時鐘周期的7%。

這與許多微處理器板和ASIC驅(qū)動板級總線的情況接近。因此,可以據(jù)此估算時鐘波形的帶寬。即帶寬是時鐘頻率的5倍:BW_clock= 5 x F_clock?;蛘哒f,時鐘波形中典型的最高正弦波頻率分量就是5次諧波。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 微處理器
    +關(guān)注

    關(guān)注

    11

    文章

    2263

    瀏覽量

    82485
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1408

    瀏覽量

    95496
  • ASIC芯片
    +關(guān)注

    關(guān)注

    2

    文章

    91

    瀏覽量

    23773
  • 頻譜儀
    +關(guān)注

    關(guān)注

    7

    文章

    340

    瀏覽量

    36067
  • 傅里葉變換
    +關(guān)注

    關(guān)注

    6

    文章

    441

    瀏覽量

    42606
收藏 人收藏

    評論

    相關(guān)推薦

    2011信號及電源完整性分析與設計

    、仿真軟件優(yōu)劣等概況;概述后面諸講的各種基本概念。同時,簡要介紹相關(guān)技術(shù)資料、國內(nèi)外最新科研成果、國內(nèi)出版的原版譯著情況等。第二講 信號/互連線帶寬與時頻域阻抗 介紹信號完整性的研究對
    發(fā)表于 12-16 10:03

    信號完整性小結(jié)

    擾、軌道塌陷和電磁干擾。3、隨著上升的減小或者時鐘頻率的提高,各種信號完整性問題變得更嚴重,并且更加難以解決。4、由于晶體管越來越小,它們的上升
    發(fā)表于 12-12 10:30

    【下載】《信號完整性與電源完整性分析》——高速PCB人員的必備書籍,EMI經(jīng)典之作

    對上升的影響 2.10上升帶寬 2.11“有效”的含義 2.12實際信號
    發(fā)表于 08-08 18:03

    何為信號完整性?信號完整性包含哪些

    何為信號完整性信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量
    發(fā)表于 12-30 08:15

    信號完整性分析

    手工連線面成的樣機同規(guī)范布線的最終印制板產(chǎn)品一樣都能正常工作。 但是現(xiàn)在時鐘頻率提高了,信號上升也已普遍變短。對大多數(shù)電子產(chǎn)品而言,當時鐘頻率超過100MHz或上升
    發(fā)表于 09-28 08:18

    高速電路信號完整性分析與設計—信號完整性仿真

    高速電路信號完整性分析與設計—信號完整性仿真:仿真信號仿真中有兩類信號可稱之為高速
    發(fā)表于 10-06 11:19 ?0次下載

    信號完整性原理分析

    信號完整性原理分析 什么是“信號完整性”?在傳統(tǒng)的定義中“完整性(integrity)”指完整
    發(fā)表于 11-04 12:07 ?211次下載

    信號完整性基礎(chǔ)指南

    信號完整性基礎(chǔ)根據(jù)定義, “完整性”是指“完整和無損害的”。 同樣,一個具有良好的完整性的數(shù)字信號
    發(fā)表于 08-05 15:11 ?242次下載

    什么是信號完整性

    什么是信號完整性 信號完整性(Signal Integrity):就是指電路系統(tǒng)中信號
    發(fā)表于 06-30 10:23 ?5321次閱讀
    什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    信號完整性與電源完整性仿真分析

    為了使設計人員對信號完整性與電源完整性有個全面的了解,文中對信號完整性與電源完整性的問題進行了仿
    發(fā)表于 11-30 11:12 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>仿真分析

    信號完整性分析

    本書全面論述了信號完整性問題。主要講述了信號完整性和物理設計概論,帶寬、電感和特性阻抗的實質(zhì)含義,電阻、電容、電感和阻抗的相關(guān)分析,解決
    發(fā)表于 11-10 17:36 ?0次下載

    基于PCB信號完整性的反射設計

    隨著半導體工藝的進步,晶體管特征尺寸將持續(xù)減小,因而信號上升必然持續(xù)減小且時鐘頻率也必然持續(xù)提高。相應的時鐘頻率的不斷提高則又促進了上升
    發(fā)表于 11-09 16:24 ?13次下載
    基于PCB<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的反射設計

    信號完整性對EMC的影響有哪些

    隨著電路速度的增加,信號完整性在電子設計中變得更加重要。更快的數(shù)據(jù)速率和更短的上升/下降時間使信號完整性更具挑戰(zhàn)
    發(fā)表于 07-09 15:29 ?3680次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>對EMC的影響有哪些

    信號完整性與電源完整性的仿真

    信號完整性與電源完整性的仿真(5V40A開關(guān)電源技術(shù)參數(shù))-信號完整性與電源完整性的仿真分析與設
    發(fā)表于 09-29 12:11 ?91次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>的仿真

    聽懂什么是信號完整性

    2024年12月20日14:00-16:00中星聯(lián)華科技將舉辦“高速信號完整性分析與測試”-“碼”上行動系列線上講堂線上講堂。本期會議我們將為大家介紹高速串行總線傳輸基本框架,什么是信號完整性
    的頭像 發(fā)表于 12-15 23:33 ?175次閱讀
    聽懂什么是<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>