SAR ADC 原理與敏矽微ME32系列32位微控制器ADC應(yīng)用指南詳解

1、概述

ME32 系列是內(nèi)嵌 ARM Cortex? M0 核的 32 位微控制器。該系列控制器由敏矽微電子有限公司自主開發(fā)，并具有自主知識(shí)產(chǎn)權(quán)。敏矽微電子的微控制器通用功能有高精度 ADC，UART 串口，SPI 接口，I2C 總線接口，看門狗定時(shí)器（WDT），通用計(jì)數(shù)器/定時(shí)器和馬達(dá)控制功能模塊。

ME32 系列 ADC 采用 SAR（電容式漸次逼近）設(shè)計(jì)，具有采樣轉(zhuǎn)換速度快，成本低特點(diǎn)。但 SRA ADC 在使用上與傳統(tǒng)的ADC 有一些差別，我們就此做一些討論(以下整理的資料來源于網(wǎng)上)。

2、SAR ADC 原理

ME32 微控制器中嵌入的 ADC 使用 SAR（逐次逼近寄存器）原理，可以分以下步驟執(zhí)行轉(zhuǎn)換。每個(gè)轉(zhuǎn)換步數(shù)等于 ADC 轉(zhuǎn)換器中的位數(shù)，而每一步都由 ADC 時(shí)鐘驅(qū)動(dòng)，每個(gè) ADC 時(shí)鐘輸出產(chǎn)生一位結(jié)果。所有 ADC 內(nèi)部設(shè)計(jì)基于開關(guān)電容技術(shù)。下面給出的示例僅顯示了 ADC 近似逼近工作原理的第一步，但該過程將一直持續(xù)到達(dá)到 LSB 為止。

3、環(huán)境對(duì) ADC 轉(zhuǎn)換結(jié)果的影響

3.1 ADC 參考電壓噪聲

由于 ADC 輸出是模擬信號(hào)電壓和參考電壓之間的比率，模擬參考上的任何噪聲都會(huì)導(dǎo)致轉(zhuǎn)換后的數(shù)字值發(fā)生變化。部分封裝采用 VDDA 模擬電源作為參考電壓（VREF+），因此 VDDA 電源的質(zhì)量對(duì) ADC 誤差有影響。例如，當(dāng)模擬基準(zhǔn)電壓為 3.3 V

（VREF+=VDDA）和 1 V 信號(hào)輸入時(shí)，轉(zhuǎn)換結(jié)果為：

（1/3.3）×4095=0x4D9

然而，當(dāng)模擬基準(zhǔn)電壓為 40 mV 峰間紋波時(shí)，轉(zhuǎn)換值變?yōu)椋?/p>

（1/3.34）×4095=0x4CA（VREF+在其峰值處）

Error=0x4D9–0x4CA=15lsb

因此我們可以得出，參考電壓噪聲對(duì) ADC 轉(zhuǎn)換精度至關(guān)重要。而開關(guān)電源通常采用內(nèi)部快速開關(guān)功率晶體管，這會(huì)在輸出中引入高頻噪聲，開關(guān)噪聲在 15 千赫至 1 兆赫之間。

3.2 參考電壓/供電電源

電源調(diào)節(jié)對(duì)于 ADC 精度非常重要，因?yàn)檗D(zhuǎn)換結(jié)果是模擬輸入電壓與 VREF+值的比值。如果在連接到 VDDA 或 VREF+時(shí)，由于這些輸入上的負(fù)載及其輸出阻抗而導(dǎo)致電源輸出降低，則會(huì)在轉(zhuǎn)換結(jié)果中引入錯(cuò)誤。

轉(zhuǎn)換結(jié)果=VAIN(2N-1)/VRef+，其中 N 是 ADC 的分辨率（在我們的情況下 N=12）。如果參考電壓改變，數(shù)字結(jié)果也會(huì)改變。例如：如果所使用的電源是 3.3 V 的參考電壓，而 VAIN=1 V，則數(shù)字輸出為：如果電源提供的電壓等于 3.292 V（在其輸出連接到 VREF+之后），則：電壓降引入的錯(cuò)誤為：0x4DC–0x4D9=3 LSB

3.3 參考電壓解耦和阻抗

參考電壓源必須具有低輸出阻抗，以在各種負(fù)載條件下提供標(biāo)稱電壓。輸出阻抗的電阻和電感部分都很重要。在模數(shù)轉(zhuǎn)換器轉(zhuǎn)換過程中，參考電壓是連接到開關(guān)電容網(wǎng)絡(luò)的。在連續(xù)近似（一個(gè)近似周期對(duì)應(yīng)于一個(gè) ADC 時(shí)鐘周期）期間，該網(wǎng)絡(luò)的電容器在很短的時(shí)間內(nèi)從/到參考電壓充電/放電，因此參考電壓必須為電容器提供高電流峰值。在每個(gè)近似周期結(jié)束時(shí)，電容器上的電壓必須穩(wěn)定（參考電壓的零電流）。因此，參考電壓必須具有非常低的輸出阻抗，包括低電感（以便在非常短的時(shí)間內(nèi)提供高電流峰值）。寄生電感可以防止充電過程在接近周期結(jié)束時(shí)完全完成，或者在 LC 電路中出現(xiàn)振蕩（寄生電感與電容網(wǎng)絡(luò)一起）。在這種情況下，近似循環(huán)的結(jié)果是不準(zhǔn)確的。所以參考電壓上正確的去耦電容器必須非?？拷苣_，提供低源阻抗。

3.4 外部參考電壓參數(shù)

如果使用外部參考電壓源（在 VREF+pin 上），則該外部參考電壓源有重要參數(shù)。必須考慮三種參考電壓規(guī)格：溫度漂移、電壓噪聲、長期穩(wěn)定性。

3.5 模擬輸入信號(hào)噪聲

小但頻率高的信號(hào)變化在采樣時(shí)會(huì)導(dǎo)致較大的轉(zhuǎn)換誤差。這種噪音是由電機(jī)、發(fā)動(dòng)機(jī)點(diǎn)火裝置、電源線等電氣設(shè)備產(chǎn)生的。它通過添加不需要的信號(hào)來影響源信號(hào)（如傳感器）。因此，ADC 轉(zhuǎn)換結(jié)果也會(huì)不準(zhǔn)確。

3.6 ADC 動(dòng)態(tài)范圍與最大輸入信號(hào)幅度不匹配

要獲得最大 ADC 轉(zhuǎn)換精度，ADC 動(dòng)態(tài)范圍與要轉(zhuǎn)換信號(hào)的最大幅度匹配非常重要。假設(shè)要轉(zhuǎn)換的信號(hào)在 0 V 和 2.5 V 之間變化，且 VREF+等于 3.3 V。ADC 轉(zhuǎn)換的最大信號(hào)值為 3102（2.5 V），如圖所示。在這種情況下，有 993 個(gè)未使用的轉(zhuǎn)換（4095–3102=993）。這意味著轉(zhuǎn)換信號(hào)精度的損失。

3.7 模擬信號(hào)源電阻的影響

模擬信號(hào)源的阻抗，或源和管腳之間的串聯(lián)電阻（RAIN），由于流入管腳的電流而引起電壓下降。內(nèi)部采樣電容器（CADC）的充電由帶電阻的開關(guān)控制。隨著源電阻的增加（使用 RADC），保持電容器完全充電所需的時(shí)間增加。下圖顯示了模擬信號(hào)源電阻效應(yīng)。

CADC的有效充電受 RADC+RAIN控制，充電時(shí)間常數(shù)為 tc=（RADC+RAIN）×CADC。如果采樣時(shí)間小于通過 RADC+RAIN（ts

3.8 信號(hào)源電容和 PCB 寄生電容的影響

轉(zhuǎn)換模擬信號(hào)時(shí)，必須考慮源極電容和模擬輸入引腳上的寄生電容。源極電阻和源極電容構(gòu)成 RC 網(wǎng)絡(luò)。此外，除非外部電容器（CAIN+Cp）完全充電至輸入電壓水平，否則 ADC 轉(zhuǎn)換結(jié)果可能不準(zhǔn)確。（CAIN+Cp）值越大，源頻率越受限。源端的外電容和寄生電容分別用 CAIN和 Cp表示。

3.9 注入電流效應(yīng)

任何模擬管腳（或緊密定位的數(shù)字輸入管腳）上的負(fù)注入電流可能會(huì)將泄漏電流引入 ADC 輸入。最壞的情況是相鄰的模擬信道。當(dāng) VAIN

3.10溫度影響

溫度對(duì) ADC 的精度有很大的影響。主要導(dǎo)致兩大誤差：偏移誤差漂移和增益誤差漂移。這些錯(cuò)誤可以在微控制器固件中進(jìn)行補(bǔ)償

3.11I/O 管腳串?dāng)_

由于 I/O 之間的電容耦合，切換 I/O 可能會(huì)在 ADC 的模擬輸入中產(chǎn)生一些噪聲。串?dāng)_可能是由相互靠近或相互交叉的 PCB 磁道引起的。內(nèi)部交換數(shù)字信號(hào)和 I/O 引入高頻噪聲。切換 I/O 輸入輸出可能會(huì)導(dǎo)致電源中的電壓驟降，這是由電流浪涌引起的。穿過 PCB 上模擬輸入軌跡的數(shù)字軌跡可能會(huì)影響模擬信號(hào)。

3.12電磁干擾引起的噪聲

來自鄰近電路的電磁輻射可能會(huì)在模擬信號(hào)中引入高頻噪聲，因?yàn)?PCB 軌跡可能像天線一樣工作。

4、硬件設(shè)計(jì)

4.1 系統(tǒng)供電電源及 ADC 參考電源要求

雖然 MCU 可以工作從 2.2V~5.5V 寬電壓范圍，但電源的噪聲對(duì) MCU 的正常工作還是至關(guān)重要的，好供電電源設(shè)計(jì)，系統(tǒng)便成功了一半。系統(tǒng)電源必須至少有一個(gè) 10uF 的穩(wěn)壓電容和一個(gè) 0.1uF 的去藕電容，而且在 PCB 布板時(shí)去藕電容必須最大限度的靠近 MCU 的 VDD 管腳。

由于 ADC 使用 VREF+或 VDDA 作為模擬基準(zhǔn)，并且數(shù)字值是模擬輸入信號(hào)與該電壓基準(zhǔn)的比值，因此電源應(yīng)具有良好的線路和負(fù)載調(diào)節(jié)。因此，VREF+必須在不同負(fù)載下保持穩(wěn)定，接通電路的一部分增加負(fù)載，電流的增加決不能導(dǎo)致電壓降低。如果電壓在較寬的電流范圍內(nèi)保持穩(wěn)定，則該電源具有良好的負(fù)載調(diào)節(jié)能力。

例如，對(duì)于 LD1086D2M33 電壓調(diào)節(jié)器，當(dāng)輸入電壓從 2.8 伏到 16.5 伏（Iload=10 毫安）變化時(shí)，線路調(diào)節(jié)率為 0.035%，當(dāng) Iload 從 0 到 1.5 安變化時(shí)，負(fù)載調(diào)節(jié)率為 0.2%（詳情請(qǐng)參閱 LD1086 系列數(shù)據(jù)表）。線路調(diào)節(jié)值越低，調(diào)節(jié)效果越好。同樣，負(fù)載調(diào)節(jié)值越低，電壓輸出的調(diào)節(jié)性和穩(wěn)定性越好。也可以使用 VREF+的參考電壓，例如 LM236，它是 2.5v 的電壓參考二極管（有關(guān)更多詳細(xì)信息，請(qǐng)參閱 LM236 數(shù)據(jù)表）。

參考電壓源設(shè)計(jì)必須提供低輸出阻抗（靜態(tài)和動(dòng)態(tài)）。寄生串聯(lián)電阻和電感必須最小化。參考電壓上的正確去耦電容器位于非常靠近管腳的位置，提供低參考電壓源阻抗。

4.2 ADC 信號(hào)源

4.2.1添加外部濾波器

添加外部 RC 濾波器可消除高頻。處理頻率成分高于感興趣頻率范圍的信號(hào)不需要昂貴的濾波器。在這種情況下，一個(gè)相對(duì)簡單的低通濾波器，其截止頻率 fC 剛好高于感興趣的頻率范圍，就足以限制噪聲和混疊。與最高關(guān)注頻率一致的采樣率就足夠了，通常是 fC 的 2 到 5 倍

4.2.2添加白噪聲或三角掃描以提高分辨率

該方法將硬件技術(shù)和軟件技術(shù)相結(jié)合，提高了測(cè)量精度。從軟件的角度來看，該方法使用平均（過采樣），從硬件的角度來看，它使用信號(hào)修改/擴(kuò)頻/抖動(dòng)。在輸入信號(hào)有噪聲（為了能夠計(jì)算平均值，需要對(duì)信號(hào)進(jìn)行一些改變）并且要求獲得信號(hào)的平均值的情況下，可以使用平均值。當(dāng)輸入信號(hào)是一個(gè)非常穩(wěn)定的無噪聲電壓時(shí)就會(huì)出現(xiàn)問題。在這種情況下，當(dāng)測(cè)量輸入信號(hào)時(shí)，每個(gè)數(shù)據(jù)樣本是相同的。這是因?yàn)檩斎胄盘?hào)電平介于兩個(gè) ADC 字電平之間（例如，在 0x14A 和 0x14B 之間）。因此，無法更精確地確定輸入電壓電平（例如，如果電平接近 0x14A 或接近 0x14B 電平）。解決方案是向輸入信號(hào)添加噪聲或一些信號(hào)變化（具有均勻的信號(hào)分布，例如三角形掃描），輸入信號(hào)將其電平推過 1 位 ADC 電平（以便信號(hào)電平在 0x14A 以下和 0x14B以上變化）。這會(huì)導(dǎo)致 ADC 結(jié)果發(fā)生變化。將軟件平均應(yīng)用于不同的 ADC 結(jié)果，產(chǎn)生原始輸入信號(hào)的平均值。作為一個(gè)例子，該方法可以通過使用與輸入信號(hào)耦合的三角形發(fā)生器來實(shí)現(xiàn)（白噪聲的產(chǎn)生更為復(fù)雜）。必須注意不要修改原始輸入信號(hào)的平均值（因此，必須使用電容耦合）。下圖是微控制器直接生成的準(zhǔn)三角形源的一個(gè)非常簡單的實(shí)現(xiàn)。

4.2.3小信號(hào)/弱信號(hào)考慮

對(duì)于小信號(hào)/弱信號(hào)（電阻分壓的電池電壓信號(hào)，NTC 信號(hào)），由于信號(hào)內(nèi)阻大，最好的辦法是在 MCU 外部采用運(yùn)放（OP），對(duì)信號(hào)進(jìn)行增益和加強(qiáng)，從而一勞永逸解決信號(hào)的噪聲和易受干擾等問題。但出于成本的壓力和本身對(duì)測(cè)量精度要求不高，信號(hào)也變化緩慢，這時(shí)候可以加入一個(gè) 0.1u~1u 的電容，來消除 ADC 轉(zhuǎn)換時(shí)由于信號(hào)弱對(duì)測(cè)量精度的影響。

4.2.4電阻分壓信號(hào)源與參考電壓的一致性問題

對(duì)電阻分壓信號(hào)源（如 NTC）來講，ADC 輸入端口的電容和分壓電阻可能會(huì)導(dǎo)致與電源電壓的變化形成相位差，如果電源電壓正好是 ADC 的參考電壓，那么電源的波動(dòng)就可能使參考電壓和信號(hào)不匹配，測(cè)量的結(jié)果也是不準(zhǔn)確的。所以減小分壓電阻和 AD 端口的電容來縮小相位差是非常必要的。采用 NTC 時(shí)，建議分壓電阻不要超過 10K，AD 端口電容在 0.1u。

4.3 PCB 注意事項(xiàng)

VDDA 管腳的濾波電容要大于 0.1u，噪聲大時(shí)加大到 1u。

信號(hào)源遠(yuǎn)離強(qiáng)電和大電流信號(hào)，避免與其他高頻信號(hào)并行行成串?dāng)_。

ADC 信號(hào)盡可能采用地和電源進(jìn)行屏蔽。

5、軟件采樣

有如下幾個(gè)方法可以用來提高 ADC 轉(zhuǎn)換和采樣的精度：

平均樣本

–平均會(huì)降低速度，但可以提高精度

數(shù)字濾波（直流值 50/60Hz 抑制）

–設(shè)置了適當(dāng)?shù)牟蓸宇l率（定時(shí)器觸發(fā)在這種情況下很有用）。

–對(duì)采樣數(shù)據(jù)進(jìn)行軟件后處理（例如 50 Hz 的梳狀濾波器噪聲及其諧波抑制）。

交流測(cè)量的快速傅里葉變換（FFT）

–這種方法允許在測(cè)量信號(hào)中顯示諧波部分。

–由于使用了更多的計(jì)算能力，因此速度較慢。

ADC 校準(zhǔn)：偏移、增益、位重校準(zhǔn)

ADC 校準(zhǔn)減少內(nèi)部 ADC 錯(cuò)誤。然而，內(nèi)部 ADC 結(jié)構(gòu)必須知道。

最小化 CPU 內(nèi)部和系統(tǒng)受控部分噪聲

必須設(shè)計(jì)應(yīng)用程序

–在 ADC 轉(zhuǎn)換過程中使用來自微控制器的最小干擾。

–盡量減少采樣和轉(zhuǎn)換過程中的數(shù)字信號(hào)變化（數(shù)字沉默）。

5.1 平均法

平均是一種簡單的技術(shù)，在這里你可以對(duì)一個(gè)模擬輸入進(jìn)行多次采樣，然后用軟件計(jì)算結(jié)果的平均值。這種技術(shù)有助于在模擬電壓不經(jīng)常變化的情況下消除噪聲對(duì)模擬輸入的影響。必須對(duì)幾個(gè)讀數(shù)進(jìn)行平均，這些讀數(shù)都對(duì)應(yīng)于相同的模擬輸入電壓。確保在轉(zhuǎn)換完成的時(shí)間段內(nèi)，模擬輸入保持在相同的電壓，否則您將累積對(duì)應(yīng)于不同模擬輸入的數(shù)字值，并且您將引入錯(cuò)誤。

另外拋棄一些明顯的因干擾而突變的結(jié)果（最低最高法則），對(duì)使用平均法也是非常有利的。

5.2 用于交流測(cè)量的 FFT

在某些特定情況下，應(yīng)用程序需要知道帶有給定頻率。在這種情況下，交流信號(hào)的有效值也可以通過使用相對(duì)較慢的采樣速度

（與測(cè)量的信號(hào)頻率相比）。

例如，當(dāng)測(cè)量交流電源信號(hào)時(shí)（接近正弦且具有相對(duì)較低的諧波含量），足以選擇 32 次采樣頻率大于電源頻率（50 赫茲）。

在這種情況下，高達(dá) 15 階的諧波可以獲得。主信號(hào)中 15 次諧波的振幅很小（下一次階次諧波可以忽略不計(jì)）。電源信號(hào)的

計(jì)算有效值為由于諧波的有效值被加到總交流諧波值為：

因此，如果第 15 次諧波振幅僅為第 1 次諧波（50 赫茲）的 1%（0.01），則其對(duì)總有效值的貢獻(xiàn)僅為 0.01%（因?yàn)樯鲜龉降贸觯?.01 2=0.0001）。因此，該方法的原理是用已知頻率對(duì)交流信號(hào)進(jìn)行采樣然后對(duì)每個(gè)測(cè)量周期的 FFT 進(jìn)行后處理。因?yàn)槊總€(gè)測(cè)量信號(hào)周期的采樣點(diǎn)數(shù)量很?。ɡ?32 個(gè)點(diǎn)），則 FFT 處理所需的性能并不高（例如，僅 32 點(diǎn) FFT）。該方法適用于低失真信號(hào)的交流測(cè)量。這個(gè)缺點(diǎn)是它需要精確的信號(hào)采樣：

?測(cè)量信號(hào)的頻率必須已知，且 ADC 采樣頻率必須精確設(shè)置為測(cè)量頻率的 2N 倍增。

?輸入信號(hào)頻率通過另一種方法測(cè)量。

?通過對(duì)預(yù)分頻器和 MCU 主控器進(jìn)行編程，調(diào)整 ADC 采樣頻率時(shí)鐘選擇（如果使用不準(zhǔn)確的時(shí)鐘執(zhí)行采樣，則插值可以用于在要求的點(diǎn)處獲取樣品）。

5.3 最小化內(nèi)部 CPU 噪聲

當(dāng) CPU 工作時(shí)，它產(chǎn)生大量的內(nèi)部和外部信號(hào)變化通過電容耦合傳輸?shù)?ADC 外圍設(shè)備。這種干擾影響 ADC 精度（由于不同的微控制器操作而產(chǎn)生的不可預(yù)測(cè)的噪聲）。為了最小化 CPU（和其他外圍設(shè)備）對(duì) ADC 的影響，有必要盡量減少采樣和轉(zhuǎn)換期間的數(shù)字信號(hào)變化（數(shù)字靜音）。這是使用以下方法之一完成（在采樣和轉(zhuǎn)換期間應(yīng)用）：

最小化 I/O 管腳更改

最小化內(nèi)部 CPU 更改（CPU 停止、等待模式）

為不必要的外圍設(shè)備（計(jì)時(shí)器、通信……）停止時(shí)鐘

選擇系統(tǒng)相對(duì)安靜的時(shí)候進(jìn)行采樣

來源：敏矽MCU