今天是畫師本人第一次和各位大俠見(jiàn)面,執(zhí)筆繪畫FPGA江湖,本人寫了篇關(guān)于FPGA的偽隨機(jī)數(shù)發(fā)生器學(xué)習(xí)筆記,這里分享給大家,僅供參考。
基于FPGA的偽隨機(jī)數(shù)發(fā)生器
(附代碼)
1、概念
隨機(jī)數(shù)是專門的隨機(jī)試驗(yàn)的結(jié)果,產(chǎn)生隨機(jī)數(shù)有多種不同的方法。這些方法被稱為隨機(jī)數(shù)生成器。隨機(jī)數(shù)最重要的特性是它在產(chǎn)生時(shí)后面的那個(gè)數(shù)與前面的那個(gè)數(shù)毫無(wú)關(guān)系。隨機(jī)數(shù)分為三類,分別是偽隨機(jī)數(shù)、密碼學(xué)安全的偽隨機(jī)數(shù)以及真隨機(jī)數(shù)。
本次設(shè)計(jì)為基于FPGA生成的偽隨機(jī)數(shù)發(fā)生器,什么是偽隨機(jī)數(shù)呢?統(tǒng)計(jì)學(xué)偽隨機(jī)性指的是在給定的隨機(jī)比特流樣本中,1的數(shù)量大致等于0的數(shù)量,同理,“10”“01”“00”“11”四者數(shù)量大致相等。類似的標(biāo)準(zhǔn)被稱為統(tǒng)計(jì)學(xué)隨機(jī)性。滿足這類要求的數(shù)字在人類“一眼看上去”是隨機(jī)的。
在實(shí)際應(yīng)用中往往使用偽隨機(jī)數(shù)就足夠了。這些數(shù)列是“似乎”隨機(jī)的數(shù),實(shí)際上它們是通過(guò)一個(gè)固定的、可以重復(fù)的計(jì)算方法產(chǎn)生的。計(jì)算機(jī)或計(jì)算器產(chǎn)生的隨機(jī)數(shù)有很長(zhǎng)的周期性。它們不真正地隨機(jī),因?yàn)樗鼈儗?shí)際上是可以計(jì)算出來(lái)的,但是它們具有類似于隨機(jī)數(shù)的統(tǒng)計(jì)特征。這樣的發(fā)生器叫做偽隨機(jī)數(shù)發(fā)生器。
2、設(shè)計(jì)原理
本次設(shè)計(jì)采用線性反饋移位寄存器(Linear Feedback Shift Register, LFSR)來(lái)實(shí)現(xiàn)偽隨機(jī)數(shù)發(fā)生器。線性反饋移位寄存器是指,給定前一狀態(tài)的輸出,將該輸出的線性函數(shù)再用作輸入的移位寄存器。異或運(yùn)算是最常見(jiàn)的單比特線性函數(shù):對(duì)寄存器的某些位進(jìn)行異或操作后作為輸入,再對(duì)寄存器中的各比特進(jìn)行整體移位。
線性反饋移位寄存器通常由動(dòng)態(tài)或靜態(tài)主從型觸發(fā)器構(gòu)成。反饋回路由異或門構(gòu)成。其特性通常由一個(gè)特征多項(xiàng)式表征。LFSR結(jié)構(gòu)如下圖所示:
圖1 LFSR結(jié)構(gòu)示意圖
對(duì)應(yīng)的特征多項(xiàng)式為:
Gm為多項(xiàng)式的系數(shù),而多項(xiàng)式系數(shù)只能為1或0。
利用LFSR生成偽隨機(jī)數(shù),需要給它一個(gè)隨機(jī)種子(seed),由于它是由N個(gè)觸發(fā)器和異或門組成,所以種子不能給全0,如果給的全0,將會(huì)陷入0的死循環(huán)一直出不來(lái),就得不到我們想要的偽隨機(jī)數(shù),在設(shè)計(jì)時(shí),我們可以給一個(gè)任意不為0的數(shù)。
基于以上原理,我們使用本原多項(xiàng)式x^32+x^7+x^5+x^3+x^2+x+1來(lái)構(gòu)造最大周期的LFSR。
3、架構(gòu)設(shè)計(jì)
設(shè)計(jì)架構(gòu)如下圖:
將輸入時(shí)鐘命名為clk,復(fù)位信號(hào)命名為rst_n,輸入有效信號(hào)命名為ivalid,輸入的隨機(jī)種子命名為seed[31:0],生成的隨機(jī)數(shù)命名為data[31:0]。
4、Verilog代碼實(shí)現(xiàn)
代碼中data <= seed部分也可以不需要,不用輸入有效信號(hào)以及隨機(jī)種子,直接初始化為非零值也可。如直接初始化為非零值,則仿真代碼只需進(jìn)行復(fù)位即可。
設(shè)計(jì)實(shí)現(xiàn)代碼如下:
5、仿真測(cè)試結(jié)果
仿真代碼如下:
本次仿真采用100M時(shí)鐘進(jìn)行,輸入種子為非零隨機(jī)數(shù)。
6、總結(jié)
以上是經(jīng)過(guò)學(xué)習(xí),集合了各家所長(zhǎng)得到的結(jié)果。由于想做一個(gè)32位的偽隨機(jī)數(shù)發(fā)生器,在網(wǎng)上找了各種資料,并沒(méi)有找到有規(guī)定的標(biāo)準(zhǔn)多項(xiàng)式,于是隨意定了一個(gè)。在實(shí)際運(yùn)用當(dāng)中,如果有標(biāo)準(zhǔn)的多項(xiàng)式系數(shù),可能得到了一個(gè)偽隨機(jī)數(shù),就可以根據(jù)已知的特征式得出后面的結(jié)果,安全性也就大大降低了。
審核編輯:彭菁
-
FPGA
+關(guān)注
關(guān)注
1636文章
21841瀏覽量
608506 -
計(jì)算機(jī)
+關(guān)注
關(guān)注
19文章
7575瀏覽量
89127 -
發(fā)生器
+關(guān)注
關(guān)注
4文章
1372瀏覽量
62061 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4355瀏覽量
63319
原文標(biāo)題:【學(xué)習(xí)教程】基于FPGA的偽隨機(jī)數(shù)發(fā)生器(附代碼)
文章出處:【微信號(hào):gh_9b9470648b3c,微信公眾號(hào):電子發(fā)燒友論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
FPGA產(chǎn)生中偽隨機(jī)數(shù)發(fā)生器分析

【assingle分享】labview隨機(jī)數(shù)發(fā)生器
【總結(jié)】LabVIEW隨機(jī)數(shù)發(fā)生器
怎么設(shè)計(jì)基于USB和FPGA的隨機(jī)數(shù)發(fā)生器驗(yàn)證平臺(tái)?
隨機(jī)數(shù)發(fā)生器的相關(guān)資料分享
學(xué)習(xí)筆記 | 基于FPGA的偽隨機(jī)數(shù)發(fā)生器(附代碼)
偽隨機(jī)數(shù)發(fā)生器的FPGA實(shí)現(xiàn)與研究
基于FPGA的真隨機(jī)數(shù)發(fā)生器設(shè)計(jì)

利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

補(bǔ)充: FPGA產(chǎn)生基于LFSR的偽隨機(jī)數(shù)

如何使用FPGA實(shí)現(xiàn)偽隨機(jī)數(shù)發(fā)生器

FPGA產(chǎn)生基于LFSR的偽隨機(jī)數(shù)概念

基于FPGA的偽隨機(jī)數(shù)發(fā)生器設(shè)計(jì)方案
【STM32】隨機(jī)數(shù)發(fā)生器詳解

如何在FPGA中實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

評(píng)論