淺析clock gating模塊電路結(jié)構(gòu)

ICG（integrated latch clock gate）就是一個(gè)gating時(shí)鐘的模塊，通過(guò)使能信號(hào)能夠關(guān)閉時(shí)鐘。常用場(chǎng)景：低功耗狀態(tài)下，關(guān)閉部分時(shí)鐘源；無(wú)毛刺時(shí)鐘動(dòng)態(tài)切換等。

如圖所示為一款I(lǐng)CG電路結(jié)構(gòu)圖，輸入時(shí)鐘為CK，輸出時(shí)鐘為ECK，E為使能信號(hào)，E為0表示關(guān)閉時(shí)鐘，ECK輸出為0。



結(jié)合波形圖和電路結(jié)構(gòu)圖，可以看到：

當(dāng)CK為0時(shí)，ECK 恒定為0， q值為E：如果E為1，則q為1，如果E為0，則q為0。

當(dāng)CK為1時(shí)，ECK 恒定為q(n)，即對(duì)應(yīng)的上一次CK為0時(shí)，鎖存的E值。 因此最終的效果就是，只要E配置成了0，那么ECK會(huì)在CK的下降沿跳變成0，隨后只要E保持為0，那么ECK一直為0。 當(dāng)E從0跳變成1時(shí)，ECK會(huì)在CK的下一個(gè)上升沿跳變成1.



NOTE: 建議先將E輸入信號(hào)同步到CK時(shí)鐘域，這樣E的跳變會(huì)發(fā)生在CK上升沿附近，因此在CK處于低電平時(shí)，E已穩(wěn)定，有足夠的時(shí)間驅(qū)動(dòng)q值，使q達(dá)到標(biāo)準(zhǔn)電壓閾值，而不是介于0/1之間的電壓，從而保證了ECK的驅(qū)動(dòng)能力。

審核編輯：劉清