0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是流水線?ARM處理器流水線簡析

冬至子 ? 來源:曉亮Albert ? 作者:曉亮Albert ? 2023-09-05 15:39 ? 次閱讀

CPU 流水線

什么是流水線?

類似于工廠流水線。

為什么要弄出這個(gè)東西?

流水線是為了提高效率,能并發(fā)同時(shí)進(jìn)行多個(gè)任務(wù)。

CPU的一個(gè)任務(wù),或者說指令,被分為很多個(gè)步驟完成,就跟生產(chǎn)線上裝配汽車,分成若干個(gè)零件工序依次安裝。

幾種CPU流水線

Intel:流水線較少,但是每條流水線的長度很長??梢韵胂蟪?,Intel有較少的生產(chǎn)線,而每個(gè)生產(chǎn)線上把裝配一輛汽車分成了較多的步驟,所以生產(chǎn)線很長。這樣的優(yōu)點(diǎn)是,生產(chǎn)線上的每個(gè)步驟需要完成的任務(wù)相對較少,這樣,工作的節(jié)奏很容易加快,也就是號子喊的可以快一些,所以Intel的P4主頻提高非常迅速。

這種架構(gòu)的缺點(diǎn)是,因?yàn)榱魉€太長,如果中間有一步發(fā)生錯(cuò)誤,只有到最后一個(gè)工序才能發(fā)現(xiàn)。雖然這種錯(cuò)誤幾率很小很小,但是不可避免,而且會被非常高的主頻放大無數(shù)倍,帶來的影響就是工作效率并沒有隨著節(jié)奏的加快而明顯提升,也就是Intel“高頻低能”的原因之一。Intel的Pentium M系列就沒有采用這種架構(gòu)模式,而是采用類似AMD的短管線多管線模式。

AMD:擁有較多的流水線,就是說,生產(chǎn)線較多,但是每條生產(chǎn)線的長度較短。帶來的影響是,在短生產(chǎn)線上裝備一輛汽車的話,每個(gè)工序需要干的活比較多,所以大家工作的節(jié)奏就不能太快。所以AMD的主頻提高非常困難??墒茿MD較多的流水線同樣保證了指令執(zhí)行數(shù)量,也就是裝配汽車的數(shù)量,效率較高。短的流水線受工序錯(cuò)誤的影響也很低,因?yàn)榱魉€短,發(fā)現(xiàn)錯(cuò)誤會更及時(shí)。主頻低,錯(cuò)誤率被放大的也小。

CPU的主頻

CPU的主頻相當(dāng)于流水線工作的統(tǒng)一干活節(jié)奏。你可以想象成主頻就是干活時(shí)候喊的號子,大家都跟著號子一步一步的干活。

描述主頻的單位:

MIPS(Million Instruction Per Second)表示CPU每秒執(zhí)行多少百萬條指令。比如0.9MIPS,表示每秒九十萬條指令。

MIPS/MHz表示CPU在每MHz的運(yùn)行速度下可以執(zhí)行多少個(gè)MIPS,如0.9MIPS/MHz則表示如果CPU運(yùn)行在1MHz的頻率下,每秒可執(zhí)行90萬條指令。如果CPU在20MHz的頻率下,每秒可運(yùn)行1800萬條指令。MIPS/MHz可以很好的反映CPU的速度。

ARM CPU 三級流水線(基于ARMV7)

3級流水線如上圖所示(PC為程序計(jì)數(shù)器),流水線使用3個(gè)階段,因此指令分3個(gè)階段執(zhí)行。

⑴ 取指-從存儲器裝載一條指令

⑵ 譯碼-識別將要被執(zhí)行的指令

⑶ 執(zhí)行-處理指令并將結(jié)果寫回寄存器或者存儲器

以前學(xué)過的51單片機(jī),因?yàn)楸容^簡單,所以它的處理器只能完成一條指令的讀取和執(zhí)行后,才會執(zhí)行下一條指令。這樣,PC始終指向的正在“執(zhí)行”的指令。

而對于ARMV7來說因?yàn)槭?級流水線,所以把指令的處理分為了上面所述的3個(gè)階段。

所以處理時(shí)實(shí)際是這樣的:ARM正在執(zhí)行第1條指令的同時(shí)對第2條指令進(jìn)行譯碼,并將第3條指令從存儲器中取出。

所以,ARMV7流水線只有在取第4條指令時(shí),第1條指令才算完成執(zhí)行。

下圖生動形象的說明了3級流水線的處理機(jī)制。

下面一句話很關(guān)鍵: 無論處理器處于何種狀態(tài),程序計(jì)數(shù)器R15(PC)總是指向“正在取指”的指令,而不是指向“正在執(zhí)行”的指令或者“正在譯碼”的指令 。

人們一般會習(xí)慣性的將正在執(zhí)行的指令作為參考點(diǎn),即當(dāng)前第1條指令。

所以,PC總是指向第3條指令,或者說PC總是指向當(dāng)前正在執(zhí)行的指令地址再加2條指令的地址。

處理器處于ARM狀態(tài)時(shí),每條指令為4個(gè)字節(jié),所以PC值為正在執(zhí)行的指令地址加8字節(jié),即是:

PC值 = 當(dāng)前程序執(zhí)行位置 + 8字節(jié)

處理器處于Thumb狀態(tài)時(shí),每條指令為2字節(jié),所以PC值為正在執(zhí)行的指令地址加4字節(jié),即是:

PC值 = 當(dāng)前程序執(zhí)行位置 + 4字節(jié)

下面一個(gè)例子就很好的說明了這個(gè)問題。

  1. 0x4000 ADD PC,PC,#4 ;正在被執(zhí)行的指令,將地址值PC+4寫入PC
  2. 0x4004 ...;正在被譯碼的指令
  3. 0x4008 ...;正在被取指的指令,PC=0x4008
  4. 0x400C ...;PC+4=0x400C

另外補(bǔ)充說明就是根據(jù)以上描述,流水線只有被指令填滿時(shí)才能發(fā)揮最大效能,即每時(shí)鐘周期完成一條指令的執(zhí)行(僅單周期指令)。

如果程序發(fā)生跳轉(zhuǎn),流水線會被清空,這將需要幾個(gè)時(shí)鐘才能使流水線被再次填滿。因此,盡量地少使用跳轉(zhuǎn)指令可以提高程序的執(zhí)行效率。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7492

    瀏覽量

    163842
  • 流水線
    +關(guān)注

    關(guān)注

    0

    文章

    120

    瀏覽量

    25739
  • 計(jì)數(shù)器
    +關(guān)注

    關(guān)注

    32

    文章

    2256

    瀏覽量

    94575
  • ARM處理器
    +關(guān)注

    關(guān)注

    6

    文章

    360

    瀏覽量

    41746
  • MIPS芯片
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    1831
收藏 人收藏

    評論

    相關(guān)推薦

    FPGA中的流水線設(shè)計(jì)

    設(shè)計(jì)的算法,如第一條中表述的流水線設(shè)計(jì)就是將組合邏輯系統(tǒng)地分割,并在各個(gè)部分(分級)之間插入寄存,并暫存中間數(shù)據(jù)的方法。針對處理器中的流水線結(jié)構(gòu)。比如,比如 5—6 個(gè)不同功能的電路
    發(fā)表于 10-26 14:38

    ARM流水線有什么作用

    看到匯編中很多關(guān)于程序返回與中斷返回時(shí)處理地址都很特別,仔細(xì)想想原來是流水線作用的效果。所以,決定總結(jié)學(xué)習(xí)下ARM流水線。ARM7
    發(fā)表于 07-16 06:53

    ARM架構(gòu)系列中的流水線設(shè)計(jì)

    什么是ARM流水線流水線(Pipelining)是 RISC(精簡指令集)處理器用來執(zhí)行指令的機(jī)制,通過獲取指令來加速執(zhí)行,而其他指令同時(shí)被解碼和執(zhí)行。這反過來又允許內(nèi)存系統(tǒng)和
    發(fā)表于 04-11 17:23

    現(xiàn)代RISC中的流水線技術(shù)

    作Stretch計(jì)算機(jī))。后來的CDC 6600同時(shí)采用了流水線和多功能部件。到了20世紀(jì)80年代,流水線技術(shù)成為RISC處理器設(shè)計(jì)方法中最基本的技術(shù)之一。RISC設(shè)計(jì)方法的大部分技術(shù)都直接或者間接以提高
    發(fā)表于 03-01 17:52

    周期精確的流水線仿真模型

    使用軟件仿真硬件流水線是很耗時(shí)又復(fù)雜的工作,仿真過程中由于流水線的沖突而導(dǎo)致運(yùn)行速度緩慢。本文通過對嵌入式處理器流水線, 指令集, 設(shè)備控制
    發(fā)表于 12-31 11:30 ?9次下載

    什么是流水線技術(shù)

    什么是流水線技術(shù) 流水線技術(shù)
    發(fā)表于 02-04 10:21 ?3927次閱讀

    流水線操作,應(yīng)用處理器,應(yīng)用處理器的結(jié)構(gòu)和原理是什么?

    流水線操作,應(yīng)用處理器,應(yīng)用處理器的結(jié)構(gòu)和原理是什么? 與哈佛結(jié)構(gòu)相關(guān),DSP芯片廣泛采用流水線以減少指令執(zhí)行時(shí)間.從而增強(qiáng)
    發(fā)表于 03-26 15:03 ?1234次閱讀

    電鍍流水線的PLC控制

    電鍍流水線的PLC控制電鍍流水線的PLC控制電鍍流水線的PLC控制
    發(fā)表于 02-17 17:13 ?36次下載

    一文讀懂處理器流水線

    本文將討論處理器的一個(gè)重要的基礎(chǔ)知識:流水線。熟悉計(jì)算機(jī)體系結(jié)構(gòu)的讀者一定知道,言及處理器微架構(gòu),幾乎必談其流水線。處理器
    發(fā)表于 04-08 08:16 ?2.3w次閱讀
    一文讀懂<b class='flag-5'>處理器</b><b class='flag-5'>流水線</b>

    FPGA之為什么要進(jìn)行流水線的設(shè)計(jì)

    流水線又稱為裝配線,一種工業(yè)上的生產(chǎn)方式,指每一個(gè)生產(chǎn)單位只專注處理某一個(gè)片段的工作。以提高工作效率及產(chǎn)量;按照流水線的輸送方式大體可以分為:皮帶流水裝配線、板鏈線、倍速鏈、插件線、網(wǎng)
    的頭像 發(fā)表于 11-28 07:04 ?3612次閱讀

    各種流水線特點(diǎn)及常見流水線設(shè)計(jì)方式

    按照流水線的輸送方式大體可以分為:皮帶流水裝配線、板鏈線、倍速鏈、插件線、網(wǎng)帶線、懸掛線及滾筒流水線這七類流水線。
    的頭像 發(fā)表于 07-05 11:12 ?7354次閱讀
    各種<b class='flag-5'>流水線</b>特點(diǎn)及常見<b class='flag-5'>流水線</b>設(shè)計(jì)方式

    如何選擇合適的LED生產(chǎn)流水線輸送方式

    LED生產(chǎn)流水線輸送形式分為平面直線傳輸流水線、各種角度平面轉(zhuǎn)彎傳輸流水線、斜面上傳流水線、斜面下傳流水線這四種輸送方式,企業(yè)也是可以根據(jù)L
    發(fā)表于 08-06 11:53 ?1028次閱讀

    嵌入式_流水線

    流水線一、定義流水線是指在程序執(zhí)行時(shí)多條指令重疊進(jìn)行操作的一種準(zhǔn)并行處理實(shí)現(xiàn)技術(shù)。各種部件同時(shí)處理是針對不同指令而言的,他們可同時(shí)為多條指令的不同部分進(jìn)行工作。? 把一個(gè)重復(fù)的過程分解
    發(fā)表于 10-20 20:51 ?6次下載
    嵌入式_<b class='flag-5'>流水線</b>

    CPU流水線的問題

    1989 年推出的 i486 處理器引入了五級流水線。這時(shí),在 CPU 中不再僅運(yùn)行一條指令,每一級流水線在同一時(shí)刻都運(yùn)行著不同的指令。這個(gè)設(shè)計(jì)使得 i486 比同頻率的 386 處理器
    的頭像 發(fā)表于 09-22 10:04 ?2008次閱讀

    什么是流水線 Jenkins的流水線詳解

    jenkins 有 2 種流水線分為聲明式流水線與腳本化流水線,腳本化流水線是 jenkins 舊版本使用的流水線腳本,新版本 Jenkin
    發(fā)表于 05-17 16:57 ?1086次閱讀