0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

不懂就問,混壓板上的走線損耗該怎么算?。?/h1>

高速先生成員--黃剛

一個(gè)關(guān)于傳輸線損耗很簡單的理論就是,使用的板材的損耗因子(俗稱DF)越小,傳輸線的損耗也就越小。我們通常也就是按照DF來對板材進(jìn)行分類,例如DF大于0.02的板材,我們一般叫普通板材,例如普通FR4板材;DF在0.01左右的,我們叫低損耗板材;DF在0.005的,我們叫超低損耗板材。沒辦法,現(xiàn)在的板材廠商更新?lián)Q代得越來越快,DF從0.005的級別已經(jīng)逐漸降到了0.002,于是我們就祭出了各種“極限”稱呼,例如叫ultra-超低損耗板材。

這篇文章的來源也是比較偶然,是來自我們公司設(shè)計(jì)部同事Owen向高速先生Chris問的一個(gè)關(guān)于具體項(xiàng)目的技術(shù)問題。他的問題就是和摘要一樣,如果表層的走線到參考層穿過了高速板材和普通板材兩種介質(zhì),那么最終參考到L3層上面的普通板材之后,是不是損耗就變成了普通板材的損耗了?

wKgZomT1jKSAAnmwAAIJRNdWDdw139.jpg

不知道粉絲們是怎么想的,Owen的擔(dān)心的確是有道理的,表層的走線參考L3層,最后到達(dá)L3后參考平面的時(shí)候,最后接觸到的是普通板材,這樣是不是損耗主要就是按照普通板材來呈現(xiàn)了呢?

可能會有部分人會同意這個(gè)觀點(diǎn)哈,但是Chris卻有自己的看法,于是繼續(xù)和Owen的對話。

wKgZomT1jKaAdwclAAIRxH58qkA581.jpg

是的,Chris的觀點(diǎn)是比單純用普通板材的損耗要有優(yōu)勢,但是肯定是達(dá)不到純用羅杰斯這個(gè)超低損耗板材的性能了。當(dāng)然Chris也不想說說而已,然后就答應(yīng)了Owen有空去量化下!

wKgaomT1jKaAPcH5AAIX9IuLUiQ987.jpg

那Chris要怎么驗(yàn)證呢?其實(shí)也很簡單,只要對比下這三種case就好了。

wKgZomT1jKeADFXOAAIUqp-8_K0242.jpg

說干就說,于是Chris就打開了3D建模軟件去進(jìn)行以上三種case的建模,傳輸線走線長度為500mil左右,前提肯定是要保證線寬是一樣的,不然就會多出線寬導(dǎo)致的損耗差異。第一步就是要量化出純普通FR4板材和純羅杰斯板材這兩個(gè)case的損耗差異。

wKgaomT1jKiAD-gVAAUSQ3vAytE423.jpg

上面兩者模型建完之后,唰一聲就跑出來,很快就得出了損耗結(jié)果,拉在一起進(jìn)行對比大概差異是這樣的!我們mark一個(gè)10GHz頻點(diǎn)的損耗,可以看到,純羅杰斯板材的優(yōu)勢還是很明顯的,還不到普通FR4板材的一半。

wKgZomT1jKiAZu1nAASxbyezLBE984.jpg

那么Owen擔(dān)心的模型來了,如果是L1到L2層是羅杰斯板材,L2到L3層是普通FR4板材時(shí),到底同一根走線的損耗會是怎么樣的呢?

Chris于是建了第三個(gè)case的模型,如下所示:

wKgaomT1jKmAMGfSAAUIVj0BUJo266.jpg

就是兩種板材混壓的模型,我們來看看這個(gè)case的損耗情況,到底這個(gè)case的損耗是怎么樣的呢?這次不強(qiáng)行增加懸念了,直接跑出來結(jié)果并和上面兩種case的損耗擺在一起來對比,就是下面這樣!

wKgZomT1jKqAQHsuAAUN4FIbh7w689.jpg

好家伙!竟然又被Chris“蒙對了”,兩種板材混壓之后,傳輸線的損耗會介于兩者中間,原因也很簡單,表層走線和L3層參考平面這個(gè)信號地的組合其實(shí)中間就是靠電磁場在里面運(yùn)轉(zhuǎn)來維系的,那么電磁場的路徑就是既走了普通板材區(qū)域,也走了高頻板材的區(qū)域,自然損耗就是介于兩者之間了。放心哈,高速板材還是沒有白用的哈,只是打了個(gè)骨折而已啦!Chris還沒來得及告訴Owen,文章就發(fā)出去了哈,希望他能看到哦!

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 損耗
    +關(guān)注

    關(guān)注

    0

    文章

    200

    瀏覽量

    16216
  • 模型
    +關(guān)注

    關(guān)注

    1

    文章

    3448

    瀏覽量

    49707
收藏 0人收藏

    評論

    相關(guān)推薦

    PCB制板廠加工問題很大,高速PCB傳輸阻抗一直往上跑

    會看到這種現(xiàn)象開始講吧。有時(shí)候測試的差分線的阻抗就不會竄得那么高,有時(shí)候就竄得很高,不知道大家有沒有找到一些共性的特點(diǎn)!Chris先告訴大家一個(gè)非常明顯的設(shè)計(jì)區(qū)別點(diǎn),那就是的長度。
    發(fā)表于 04-07 17:27

    PCB Layout中的三種策略

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見,布線在高速PCB設(shè)計(jì)中
    發(fā)表于 03-13 11:35

    PCB,盲目拉線,拉了也是白拉!

    相鄰層成同一方向,以減少不必要的層間竄擾;當(dāng)由于板結(jié)構(gòu)限制(如某些背板)難以避免出現(xiàn)情況,特別是信號速率較高時(shí),應(yīng)考慮用地平面隔離各布線層,用地信號隔離各信號。 b) 小的分
    發(fā)表于 03-06 13:53

    揭秘PCB設(shè)計(jì)黑洞:仿真視角下挑戰(zhàn),工程師與PCB設(shè)計(jì)師必看!

    20GHz,算是比較高頻的射頻信號了。設(shè)計(jì)的表層線寬20mil左右,因?yàn)閷?b class='flag-5'>走衰減才小嘛。根據(jù)器件的布局位置,肯定就需要各種拐角了。
    發(fā)表于 02-17 14:41

    高速信號線規(guī)則有哪些

    在高速數(shù)字電路設(shè)計(jì)中,信號完整性(SI)是確保系統(tǒng)性能和可靠性的核心要素。高速信號線規(guī)則對于維持信號質(zhì)量、減少噪聲干擾以及優(yōu)化時(shí)序性能至關(guān)重要。本文將深入探討高速信號
    的頭像 發(fā)表于 01-30 16:02 ?721次閱讀

    高速信號越短越好嗎為什么

    在高速數(shù)字電路設(shè)計(jì)中,信號的長度是一個(gè)至關(guān)重要的考量因素。隨著數(shù)據(jù)傳輸速率的不斷提升,信號完整性、時(shí)序準(zhǔn)確性和系統(tǒng)可靠性等方面的挑戰(zhàn)也隨之增加。本文將深入探討高速信號線長度優(yōu)化的重要性,解析為何在高速電路中,
    的頭像 發(fā)表于 01-30 15:56 ?408次閱讀

    PCB與電磁兼容:如何巧妙平衡與協(xié)同

    PCB,本質(zhì)是在電路板通過蝕刻銅箔形成的導(dǎo)線,負(fù)責(zé)在眾多電子元件之間精準(zhǔn)無誤地傳導(dǎo)電流與信號。來與捷多邦小編一起了解PCB
    的頭像 發(fā)表于 12-25 11:15 ?362次閱讀

    是否存在有關(guān) PCB 電感的經(jīng)驗(yàn)法則?

    本文要點(diǎn)PCB具有電感和電容,這兩者共同決定了的阻抗。有時(shí),了解的電感有助于估算因串
    的頭像 發(fā)表于 12-13 16:54 ?2112次閱讀
    是否存在有關(guān) PCB <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經(jīng)驗(yàn)法則?

    蛇形設(shè)計(jì)在電路板布線中的秘密

    一站式PCBA智造廠家今天為大家講講蛇形設(shè)計(jì)在電路板布線中有什么用?蛇形設(shè)計(jì)在電路板布線中的作用。電路板設(shè)計(jì)中,布線方式的選擇對于整個(gè)系統(tǒng)的性能有著重要的影響。其中,蛇形
    的頭像 發(fā)表于 08-20 09:18 ?573次閱讀

    探索電路板pcb螺旋的特點(diǎn)

    PCB(Printed Circuit Board)螺旋是一種在 PCB 設(shè)計(jì)中常用的布線方式。它通過將導(dǎo)線以螺旋狀的形式布置在 PCB ,以實(shí)現(xiàn)特定的電氣性能和信號傳輸要求。今天捷多邦小編
    的頭像 發(fā)表于 08-06 17:28 ?665次閱讀

    異構(gòu)訓(xùn)整合不同架構(gòu)芯片資源,提高力利用率

    的解決方案。通過混合使用多種異構(gòu)芯片,可以充分利用不同芯片的優(yōu)勢,提高力利用率,降低力成本,并推動AI技術(shù)的廣泛應(yīng)用。 ? 異構(gòu)訓(xùn)能夠整合不同架構(gòu)芯片資源 ? 在2024年世界人工智能大會AI基礎(chǔ)設(shè)施論壇
    的頭像 發(fā)表于 07-18 00:11 ?3856次閱讀

    DDR5內(nèi)存條的時(shí)鐘

    DDR5標(biāo)準(zhǔn)JESD79-5文件中沒有明確的控制阻抗建議,DDR4時(shí)代基本內(nèi)存條時(shí)鐘阻抗還是跟著芯片、主板的70-80歐姆。線寬相對而言比較細(xì)。不知道你開始使用DDR5沒有,你有關(guān)注過DDR5內(nèi)存條的時(shí)鐘
    的頭像 發(fā)表于 07-16 17:47 ?3006次閱讀
    DDR5內(nèi)存條<b class='flag-5'>上</b>的時(shí)鐘<b class='flag-5'>走</b><b class='flag-5'>線</b>

    光纜配線架怎么

    光纜配線架的過程需要遵循一定的步驟和注意事項(xiàng),以確保光纜的正確鋪設(shè)和通信系統(tǒng)的穩(wěn)定運(yùn)行。以下是光纜配線架走的詳細(xì)步驟和注意事項(xiàng): 一、
    的頭像 發(fā)表于 07-02 10:37 ?953次閱讀

    火線和零,會導(dǎo)致220伏電,瞬間變成380伏電么

    火線和零,會導(dǎo)致220伏電,瞬間變成380伏電么 一個(gè)點(diǎn)失火,中間有很多空開的前提下,會導(dǎo)致另一個(gè)點(diǎn)起火么
    發(fā)表于 05-30 10:37

    pcb螺旋的優(yōu)劣勢對比

    PCB螺旋是一種在Pcb電路板設(shè)計(jì)的螺旋型導(dǎo)線結(jié)構(gòu)。
    的頭像 發(fā)表于 04-20 17:57 ?1448次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品