在模塊化設(shè)計(jì)過(guò)程中編寫(xiě)testbench并仿真的方法介紹

仿真第1個(gè)子模塊

??在開(kāi)始設(shè)計(jì)前，根據(jù)設(shè)計(jì)劃分好各功能模塊（為了敘述方便，這里以對(duì)“FPGA數(shù)字信號(hào)處理（十三）鎖相環(huán)位同步技術(shù)的實(shí)現(xiàn)”中設(shè)計(jì)的系統(tǒng)仿真為例）。編寫(xiě)好第一個(gè)子模塊（本例中為雙相時(shí)鐘生成模塊），在Vivado中添加仿真sim文件，編寫(xiě)testbench：

`timescale 1ns / 1ps
//-----------------------------------------------------
//  雙相時(shí)鐘信號(hào)生成模塊測(cè)試
//-----------------------------------------------------
module clk_gen_sim;

reg clk, rst;
wire clk_d1, clk_d2;
clk_gen i1
(
  .clk(clk),   //32MHz系統(tǒng)時(shí)鐘
  .rst(rst),   //高電平有效復(fù)位信號(hào)
  .clk_d1(clk_d1), //時(shí)鐘1
  .clk_d2(clk_d2)  //時(shí)鐘2
);

always #10 clk = ~clk;

initial begin
  clk = 1'b1;
  rst = 1'b1;
  #50;
  rst = 1'b0;
  #1000; $stop;
end

endmodule

??綜合正確后，點(diǎn)擊“Run Simulation”->“Run Behavioral Simulation”進(jìn)行行為仿真，仿真結(jié)果如下圖：



??仿真結(jié)果正確（即功能與預(yù)期相符），則表明該子模塊設(shè)計(jì)正確，可以開(kāi)始下一個(gè)子模塊的設(shè)計(jì)和仿真。

加入第N個(gè)子模塊

??和上節(jié)一樣，設(shè)計(jì)好一個(gè)子模塊，則添加一個(gè)仿真激勵(lì)testbench文件，在仿真中確認(rèn)功能正確性。最終的仿真文件清單如下所示：



??Vivado對(duì)多模塊、多文件的仿真提供了很好的特性支持。上面有多個(gè)testbench文件，分別對(duì)不同的模塊進(jìn)行仿真。當(dāng)仿真好第一個(gè)模塊后，需要仿真第二個(gè)模塊時(shí)，對(duì)第一個(gè)模塊對(duì)應(yīng)的testbench點(diǎn)右鍵->“Disable File”，并將第二個(gè)模塊對(duì)應(yīng)的testbench點(diǎn)右鍵->“Set as Top”（當(dāng)狀態(tài)為Enable的仿真文件只有一個(gè)時(shí)會(huì)自動(dòng)設(shè)置為T(mén)op），如下圖所示：



??如果想要重新仿真先前的模塊，在testbench文件上點(diǎn)右鍵->“Enable File”即可重新將其置為有效。通過(guò)這樣的方法可以完成所有模塊的仿真。

多模塊聯(lián)合仿真

??我們知道，模塊化設(shè)計(jì)的代碼，各個(gè)模塊之間的聯(lián)系是非常緊密的。對(duì)于簡(jiǎn)單的設(shè)計(jì)還比較好，可以像上節(jié)一樣每個(gè)模塊單獨(dú)測(cè)試，各自編寫(xiě)testbench也并不復(fù)雜。而更多的設(shè)計(jì)在仿真時(shí)我們期望能直接使用第一個(gè)模塊產(chǎn)生的信號(hào)，作為第二個(gè)模塊的測(cè)試激勵(lì)，即多模塊聯(lián)合仿真。比如在“FPGA綜合系統(tǒng)設(shè)計(jì)（七）基于DDC的兩路信號(hào)相位差檢測(cè)”中，在仿真DDC模塊（數(shù)字下變頻）時(shí)顯然更希望直接使用信號(hào)生成模塊（signal_gen）中產(chǎn)生的信號(hào)作為激勵(lì)，而不是另外在testbench中生成一個(gè)信號(hào)作為激勵(lì)。否則不僅費(fèi)時(shí)費(fèi)力，也沒(méi)有測(cè)試到模塊之間連接的正確性。

??方法有兩個(gè)：第一個(gè)是先編寫(xiě)好設(shè)計(jì)的頂層模塊，不斷的將子模塊實(shí)例化到頂層模塊中，只對(duì)頂層模塊做仿真；第二個(gè)是在testbench中把需要的子模塊都實(shí)例化好。

1. 第一種方法

??Vivado可以觀察模塊的內(nèi)部信號(hào)，在運(yùn)行頂層模塊的仿真后，Scope窗口內(nèi)顯示了頂層模塊內(nèi)包含的所有子模塊。如下圖所示：



??仿真波形窗口內(nèi)默認(rèn)只顯示頂層模塊的接口和在testbench文件中定義的變量。如果要觀察子模塊內(nèi)部的信號(hào)，在子模塊上右鍵->“Add to Wave Window”，即可將相關(guān)信號(hào)添加到波形窗口。

??借助于Vivado的這個(gè)特性，可以在設(shè)計(jì)過(guò)程中不斷在頂層模塊中實(shí)例化子模塊，達(dá)到多模塊聯(lián)合仿真的目的。這樣做的優(yōu)點(diǎn)是在編寫(xiě)testbench代碼上更省力，缺點(diǎn)是只有一個(gè)頂層模塊的testbench，無(wú)法對(duì)各個(gè)子模塊進(jìn)行單獨(dú)測(cè)試。

2. 第二種方法

??在仿真一個(gè)子模塊時(shí)希望用到其它子模塊的輸出信號(hào)，將兩者都在testbench中實(shí)例化即可。和下面testbench代碼類(lèi)似：

`timescale 1ns / 1ps
module clk_iq_sim;

reg clk, rst;
wire clk_d1, clk_d2;
wire clk_i, clk_q;
clk_gen i1
(
  .clk(clk),   //32MHz系統(tǒng)時(shí)鐘
  .rst(rst),   //高電平有效復(fù)位信號(hào)
  .clk_d1(clk_d1), //時(shí)鐘1
  .clk_d2(clk_d2)  //時(shí)鐘2
);
/*使用clk_gen模塊的輸出信號(hào)作為該模塊的輸入激勵(lì)*/
clk_iq i2
(
  .clk(clk),   //32MHz系統(tǒng)時(shí)鐘
  .rst(rst),   //高電平有效復(fù)位信號(hào)
  .clk_d1(clk_d1), //時(shí)鐘1
  .clk_d2(clk_d2), //時(shí)鐘2
  .clk_i(clk_i),
  .clk_q(clk_q)
);

always #10 clk = ~clk;

initial begin
  clk = 1'b1;
  rst = 1'b1;
  #50;
  rst = 1'b0;
  #1000; $stop;
end

endmodule

??這樣做的好處是仍然可以保持每一個(gè)子模塊都有一個(gè)對(duì)應(yīng)的仿真激勵(lì)文件，更方便功能測(cè)試和文件管理。尤其在經(jīng)常需要修改和運(yùn)行仿真的設(shè)計(jì)中，單獨(dú)測(cè)試一個(gè)模塊的運(yùn)行時(shí)間比運(yùn)行總體的頂層模塊仿真要節(jié)省不少時(shí)間。

使用Quartus+ModelSim

??Vivado自帶的仿真（Vivado Simulation）已經(jīng)足夠好用，而使用Quartus時(shí)，由于其自帶的波形仿真工具并不方便，經(jīng)常需要調(diào)用ModelSim來(lái)仿真。使用Quartus+ModelSim也可以達(dá)到上面的效果。

??多仿真文件的管理在Quartus主界面的Assignments菜單->Settings窗口中，如下圖所示：


??點(diǎn)擊EDA Tool Settings下的Simulation，在Test Benches窗口中可以添加和管理多個(gè)testbench文件。在Compile test bench的下拉菜單里選擇指定的一個(gè)testbench，調(diào)用ModelSim仿真時(shí)會(huì)讀取相應(yīng)的文件。

??ModelSim仿真過(guò)程中也可以觀察到頂層模塊內(nèi)部子模塊的信號(hào)。在sim-Default窗口下可以看到頂層模塊和子模塊之間的實(shí)例化信息，選中相應(yīng)的子模塊，在Objects窗口（如果沒(méi)有則在ModelSim主界面的View菜單中選中打開(kāi)）下會(huì)顯示出該子模塊的相關(guān)信號(hào)。

??對(duì)需要顯示的信號(hào)點(diǎn)右鍵->“Add to”->“Wave”->“Selected Signals”，即可添加到波形窗口。點(diǎn)擊“Run-All”重新運(yùn)行仿真，新添加信號(hào)的波形便會(huì)顯示出來(lái)。

審核編輯：劉清