0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電源抑制比是什么意思?電源抑制比怎么提高?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 17:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電源抑制比是什么意思?電源抑制比怎么提高?

一、電源抑制比的概念

電源抑制比(PSRR)又稱電源噪聲抑制比,是指在電路中,當(dāng)電源發(fā)生噪聲時(shí),電路輸出端對電源噪聲的抑制程度,一般使用分貝(dB)單位表示。電源噪聲多數(shù)來自于電源線路中的電感、電容、功率管等組件,在電路工作過程中,電源信號可能發(fā)生抖動(dòng),從而產(chǎn)生對電路各個(gè)部分的影響,導(dǎo)致電路輸出端的干擾和誤差。

二、電源抑制比的意義

在很多應(yīng)用中,大部分精度和帶寬實(shí)際上都由電源噪聲抑制比所決定,因?yàn)殡娫丛肼曇种票雀?,就能保證電路輸出端的干擾和誤差較小,成為保證電路穩(wěn)定可靠工作的重要因素。例如在高性能模擬轉(zhuǎn)換器中,需要對輸入信號進(jìn)行高精度轉(zhuǎn)換,而轉(zhuǎn)換器的輸出端即為整個(gè)系統(tǒng)的響應(yīng),如果電源噪聲抑制比太低,將會(huì)引入電源噪聲干擾,從而導(dǎo)致系統(tǒng)精度下降。因此,提高電源噪聲抑制比是提高系統(tǒng)性能和輸出信號質(zhì)量的重要手段。

三、電源抑制比的影響因素

1、電源噪聲的頻率范圍:在電源噪聲的頻率范圍內(nèi),電源抑制比會(huì)逐漸降低或變化。在工作頻率范圍內(nèi),電路對電源噪聲的抑制能力會(huì)不斷增加,但超出該范圍,抑制能力會(huì)降低或失效。

2、電源線路的阻抗匹配:當(dāng)電源線路的阻抗與負(fù)載端的阻抗不匹配時(shí),會(huì)導(dǎo)致電源噪聲抑制比下降。電源線路應(yīng)該采用合適的電源濾波器,使得電源輸出端的阻抗和負(fù)載端的阻抗匹配,以提高電源噪聲抑制比。

3、電源線路的穩(wěn)定性:電源線路的穩(wěn)定性也會(huì)影響電源噪聲抑制比。如果電源線路內(nèi)部存在電流過大、功率管損壞等情況,將導(dǎo)致電源抑制比下降或失效。

四、電源抑制比的提高方法

1、使用低噪聲線性穩(wěn)壓電源

線性穩(wěn)壓電源比開關(guān)穩(wěn)壓電源更具有穩(wěn)定性,能夠提供更加穩(wěn)定、低噪聲的電源,從而提高電路的穩(wěn)定性和電源抑制比。

2、使用合適的電源濾波器

電源濾波器主要是利用電感和電容的濾波特性,將電源信號中的高頻噪聲濾除。在設(shè)計(jì)電源濾波器時(shí),需要根據(jù)工作頻率和所需抑制比進(jìn)行參數(shù)選擇,消除電源噪聲的影響,提高電路的穩(wěn)定性和輸出信號質(zhì)量。

3、合理布線

在抑制電源噪聲方面,合理的布線設(shè)計(jì)也非常重要。關(guān)鍵信號線路需要設(shè)備地面共模抑制(CMRR)和差分模式噪聲抑制(DMRR)電路的支持。同時(shí),還要注意降低電源線路的電阻和電抗,以減少電源噪聲的穿透和影響。

總之,提高電源抑制比可以有效消除電源噪聲對電路的干擾和影響,提高系統(tǒng)的性能和精度,因此需要在設(shè)計(jì)和選型方面,重視電源噪聲抑制比的影響,采取相應(yīng)的措施提高電源噪聲抑制比。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • DMR
    DMR
    +關(guān)注

    關(guān)注

    1

    文章

    33

    瀏覽量

    13787
  • 電源抑制比
    +關(guān)注

    關(guān)注

    0

    文章

    78

    瀏覽量

    13887
  • PSRR
    +關(guān)注

    關(guān)注

    0

    文章

    216

    瀏覽量

    39925
  • 線性穩(wěn)壓電源
    +關(guān)注

    關(guān)注

    3

    文章

    57

    瀏覽量

    12576
  • 電源濾波器
    +關(guān)注

    關(guān)注

    6

    文章

    457

    瀏覽量

    25400
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    什么是共模抑制比

    共模抑制比詳解在探頭的數(shù)據(jù)手冊上,共模抑制比性能參數(shù)是核心指標(biāo)之一。共模抑制比又名CMRR,通常用分貝(dB)來表示,其計(jì)算公式為:其中其中本司光隔離產(chǎn)品CMRR在直流或低頻下能達(dá)到120dB以上
    的頭像 發(fā)表于 06-23 09:45 ?91次閱讀
    什么是共模<b class='flag-5'>抑制比</b>?

    從偏移誤差到電源抑制,DAC核心術(shù)語全解析

    本文介紹了DAC術(shù)語,包括偏移誤差、滿刻度誤差、增益誤差、積分非線性誤差、差分非線性誤差、未調(diào)整總誤差等,并對轉(zhuǎn)換延遲、轉(zhuǎn)換時(shí)間、差分非線性誤差、端點(diǎn)和最佳擬合線增益誤差、單調(diào)性、乘法型DAC、電源抑制等進(jìn)行了詳細(xì)說明。
    的頭像 發(fā)表于 06-17 11:31 ?193次閱讀
    從偏移誤差到<b class='flag-5'>電源</b><b class='flag-5'>抑制</b><b class='flag-5'>比</b>,DAC核心術(shù)語全解析

    海洋儀器電源抑制測試方案26800元起

    在電子技術(shù)日新月異的今天,電源抑制(PowerSupplyRejectionRatio,簡稱PSRR)宛如一把精準(zhǔn)的標(biāo)尺,衡量著電子電路對電源噪聲和電壓波動(dòng)的
    的頭像 發(fā)表于 06-06 17:22 ?159次閱讀
    海洋儀器<b class='flag-5'>電源</b><b class='flag-5'>抑制</b><b class='flag-5'>比</b>測試方案26800元起

    電源抑制

    電源抑制(PSRR),電源抑制(PSRR)是什么意思關(guān)鍵字:
    發(fā)表于 04-08 13:30

    ISL28006:測量共模和電源抑制

    雖然電流檢測放大器(如ISL28006)的數(shù)據(jù)手冊以電氣規(guī)格的形式展示了器件性能,但有時(shí)客戶需要通過基準(zhǔn)測試來確認(rèn)電氣參數(shù)。尤其重要的是共模抑制比(CMRR)和電源抑制(PSRR),
    的頭像 發(fā)表于 02-21 09:49 ?454次閱讀
    ISL28006:測量共模和<b class='flag-5'>電源</b><b class='flag-5'>抑制</b><b class='flag-5'>比</b>

    怎么測ADS1299芯片的共模抑制比?

    怎么測ADS1299芯片的共模抑制比?將通道1的正負(fù)極輸入短接,接入一個(gè)0.5VP,共模電壓2.5V,F(xiàn)=50Hz,F(xiàn)FT圖像顯示輸出在50Hz時(shí),為80dB。然而手冊是-110dB,應(yīng)該怎么測出-110dB的共模抑制比呢?
    發(fā)表于 11-15 06:26

    詳解LDO電路的電源抑制

    電源抑制(Power Supply Rejection)能力是SoC系統(tǒng)中電源模塊很重要的指標(biāo),在當(dāng)今數(shù)字和模擬電路高度集成的趨勢下,一個(gè)能提供穩(wěn)定輸出電壓的系統(tǒng)模塊顯得尤為重要,而這個(gè)模塊又很容易受到供電
    的頭像 發(fā)表于 11-09 17:30 ?1350次閱讀

    如何準(zhǔn)確計(jì)算電源引起的運(yùn)放輸出失調(diào)電壓?1200字搞定運(yùn)放電路選型之電源抑制PSRR

    電源抑制的代號是PSRR,這個(gè)詞不是運(yùn)算放大器的專屬,如果你研究過LDO,或DCDC芯片,你會(huì)發(fā)現(xiàn),PSRR也是LDO以及DCDC的關(guān)鍵指標(biāo)參數(shù)。通俗點(diǎn)來說,PSRR是表征電路對電源
    的頭像 發(fā)表于 11-07 09:07 ?2618次閱讀
    如何準(zhǔn)確計(jì)算<b class='flag-5'>電源</b>引起的運(yùn)放輸出失調(diào)電壓?1200字搞定運(yùn)放電路選型之<b class='flag-5'>電源</b><b class='flag-5'>抑制</b><b class='flag-5'>比</b>PSRR

    LM386電源抑制PSRR和輸入偏置電流I_BIAS如何測量?

    我在LM386芯片手冊中看到了電源抑制PSRR和輸入偏置電流I_BIAS的測試條件,但我不知道這兩個(gè)參數(shù)本身是如何定義和測量的
    發(fā)表于 09-30 06:34

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
    發(fā)表于 09-09 07:32

    如何測定儀表放大器的共模抑制比

    最近需要測定儀表放大器的共模抑制比, 按照:將所有電極連在一起,相對于大地驅(qū)動(dòng)這些電極。同樣,共模抑制的定義是20×log(VOUT/VIN),其中,VIN為共模驅(qū)動(dòng)信號,VOUT為特定目標(biāo)導(dǎo)聯(lián)
    發(fā)表于 09-03 08:28

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    此電路用來檢測腦電波的信號,性能要求此電路的共模抑制比要達(dá)到不低于80dB,而現(xiàn)在實(shí)測只能達(dá)到67dB,想知道,影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
    發(fā)表于 08-20 07:21

    運(yùn)放的共模抑制比電源抑制比對輸出精度的影響是什么?

    的共模抑制比為120dB,單純考慮共模抑制比的影響電流60A,運(yùn)放輸出值理論為Vo=0.0335*60,該怎么計(jì)算輸出的誤差呢?Gain取大于1和小于1影響是怎么樣的? 2、電源抑制
    發(fā)表于 08-15 07:43

    如何理解運(yùn)放的電源抑制參數(shù)?

    電源抑制PSRR有三個(gè)參數(shù),如OPA333 1、電源抑制比為1uV/V 2、長期穩(wěn)定性為1uV 3、通道分離,直流為0.1uV/V 特
    發(fā)表于 08-12 06:37

    LDO電源抑制的測量方法

    LDO電源抑制(PSRR,Power Supply Rejection Ratio)是衡量線性穩(wěn)壓器(LDO)在電源電壓變化時(shí)對輸出電壓穩(wěn)定性的影響的一個(gè)重要指標(biāo)。 一、LDO
    的頭像 發(fā)表于 07-14 10:14 ?1590次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品