FPGA的BRAM資源使用優(yōu)化策略

FPGA的BRAM和LUT等資源都是有限的，在FPGA開發(fā)過程中，可能經(jīng)常遇到BRAM或者LUT資源不夠用的情況。

一般建議BRAM和LUT資源的消耗不要超過80%，當(dāng)然高端一點(diǎn)的FPGA芯片也可以放寬到90%，超過這個(gè)限制，可能就會(huì)出現(xiàn)時(shí)序違例較嚴(yán)重的情況，導(dǎo)致上板運(yùn)行出現(xiàn)異常的情況。

今天分享一下BRAM資源使用優(yōu)化策略，以Vivado的 Block Memory Generator為例 。

1、Distribute BRAM或URAM 替代BRAM

存儲(chǔ)深度和寬度較小，且LUT資源或URAM有富裕，可以用“Distribute BRAM”或“URAM”來(lái)替代。

這里需要注意使用的FPGA芯片型號(hào)，是否帶URAM資源。

• (* ram_style = "block" *)表示用Block RAM實(shí)現(xiàn)
• (* ram_style = "reg" *)表示用寄存器實(shí)現(xiàn)
• (* ram_style = "distributed" *)表示用分布式 RAM實(shí)現(xiàn)
• (* ram_style = "uram" *)表示用uram實(shí)現(xiàn)

這里給出代碼示例：

复制// FPGA 雙口 RAM
module dual_port_ram(
  input clk,
  input [7:0] data_in, 
  input [5:0] wr_addr,
  input wr_en,

  input [5:0] rd_addr,
  output reg [7:0] data_out
);

// 聲明雙口 RAM 存儲(chǔ)器  
(* ram_style = "block" *)reg [7:0] ram[63:0];  

// 時(shí)鐘上升沿寫入  
always @(posedge clk) begin
  if (wr_en) 
    ram[wr_addr] <= data_in; 
end 

// 讀取;  
always @(posedge clk) begin
  data_out <= ram[rd_addr]; 
end

endmodule

2、雙口ROM替代單口ROM

如果工程中，有兩個(gè)以上的ROM或RAM使用的是相同的數(shù)據(jù)，可以使用雙口替代單口模式，資源消耗是一樣的，這樣就可以節(jié)省一個(gè)或多個(gè)ROM IP。

這里對(duì)比一下“數(shù)據(jù)寬度為32，存儲(chǔ)深度為1024”的單口和雙口模式下的資源消耗。

3、合理的數(shù)據(jù)寬度和深度設(shè)置

要想FPGA BRAM資源消耗優(yōu)化，更關(guān)鍵的是優(yōu)化FPGA工程的緩存大小設(shè)計(jì)，計(jì)算理論上緩存數(shù)據(jù)的位寬和最大深度，選擇出合適的參數(shù)。