去耦電容使用的基礎知識

去耦電容有效使用方法分為兩種：

使用多個去耦電容

使用多個去耦電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。

①使用多個容值相同的電容時

當增加容值相同的電容后，阻抗在整個頻率范圍均向低的方向轉變，也就是說阻抗越來越低。

這一點可通過思考并聯(lián)連接容值相同的電容時，到諧振點的容性特性、取決于ESR(等效串聯(lián)電阻)的諧振點阻抗、諧振點以后的ESL(等效串聯(lián)電感)影響的感性特性來理解。

并聯(lián)的電容容值是相加的，所以3個電容為66μF，容性區(qū)域的阻抗下降。

?

由此可知，通過使用多個相同容值的電容，可在整個頻率范圍降低阻抗，因此可進一步降低噪聲。

②使用多個容值不同的電容時

如下圖，在22μF的電容基礎上并聯(lián)增加0.1μF、以及0.01μF的電容后的頻率特性。通過增加容值更小的電容，可降低高頻段的阻抗。相對于一個22μF電容的頻率特性來說，0.1μF和0.01μF的特性是合成后的特性(紅色虛線)。

這里必須注意的是，有些頻率點產(chǎn)生反諧振，阻抗反而增高，EMI惡化。反諧振發(fā)生于容性特性和感性特性的交叉點。

?

所增加電容的電容量，一般需要根據(jù)目標降噪頻率進行選型。另外，在這里給出的頻率特性波形圖是理想的波形圖，并未考慮PCB板的布局布線等引起的寄生分量。在實際的噪聲對策中，需要考慮寄生分量的影響。

降低電容的ESL

雖說是“降低ESL”，但由于無法改變單個產(chǎn)品的ESL本身，因此這里是指“即使容值相同，也要使用ESL小的電容”。通過降低ESL，可改善高頻特性，并可更有效地降低高頻噪聲。

①容值相同也要使用尺寸較小的電容

對于積層陶瓷電容(MLCC)，有時會準備容值相同但尺寸不同的幾個封裝。ESL取決于引腳部位的結構。尺寸較小的電容基本上引腳部位也較小，通常ESL較小。

更小的封裝尺寸的諧振頻率更高，在之后感性區(qū)域的頻率范圍阻抗較低。從公式中可見，只要容值相同，ESL越低諧振頻率越高。另外，感性區(qū)域的阻抗特性取決于ESL。

?

?

②降低ESL的電容

陶瓷電容中，有些型號采用的是旨在降低ESL的形狀和結構。普通電容的電極在短邊側，而LW逆轉型的電極則相反，在長邊側。由于L(長度)和W(寬度)相反，故稱“LW逆轉型”。是通過增加電極的寬度來降低ESL的類型。

?

三端電容是為了改善普通電容(兩個引腳)的頻率特性而優(yōu)化了結構的電容。三端電容是將雙引腳電容的一個引腳(電極)的另一端向外伸出作為直通引腳，將另一個引腳作為GND引腳。輸入輸出電極相當于兩端伸出的直通引腳，左右的電極當然是導通的。這種輸入輸出電極(直通引腳)和GND電極間存在電介質，起到電容的作用。

將輸入輸出電極串聯(lián)插入電源或信號線(將輸入輸出電極的一端連接輸入端，另一端連接輸出端)，GND電極接地。這樣，由于輸入輸出電極的ESL不包括在接地端，因此接地的阻抗變得非常低。

另外，輸入輸出電極的ESL通過在噪聲路徑直接插入，有利于降低噪聲(增加插入損耗)。通過在長邊側成對配置GND電極，可抑制ESL，再采用并聯(lián)的方式，可使ESL減半。

基于這樣的結構，三端電容不僅具有非常低的ESL，而且可保持低ESR，與相同容值相同尺寸的雙引腳型電容相比，可顯著改善高頻特性。

其他注意事項

①Q(mào)較高的陶瓷電容

電容具有被稱為“Q”的特性。下圖即表示Q和頻率-阻抗特性之間的關系。

?

Q值高，阻抗在特定的窄帶會變得非常低。Q值低時，阻抗雖然不會極度下降，但可以在很寬的頻段內(nèi)降低。

這種特性可能有助于符合某些EMC標準。例如，使用電容量變化較大的電容時，如果Q值很高，則可能存在無法消除目標頻率噪聲的個體。在這種情況下，還有一種通過使用具有低Q的電容來抑制波動影響的手法。

②電容排布

高頻噪聲采取對策，可以考慮增加小容量的電容，同時遵循“盡可能使小容量電容靠近噪聲源”。

?

③電容的電容量變化率

噪聲對策用的電容的電容量變化率較大時，諧振頻率的波動會變大，目標消減頻段會產(chǎn)生變化或波動，有時很難找到理想的噪聲對策。尤其是需要在窄頻段大幅消除噪聲時，需要格外注意。

?

④電容器的溫度特性

眾所眾知，電容的特性會受溫度影響。目前，EMC測試的溫度特性尚未標準化，但在某些應用中，不得不在明顯的高溫或低溫條件/環(huán)境下工作、或在會產(chǎn)生較大溫度變化的條件/環(huán)境下使用。

在這類情況下，非常有可能發(fā)生“電容量變化率”中提到的問題，所以，用于噪聲對策的電容，需要盡量使用具有CH、C0G特性的溫度特性優(yōu)異的產(chǎn)品。

審核編輯：湯梓紅