0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

景芯SoC項(xiàng)目之DFT debug

全棧芯片工程師 ? 來(lái)源:全棧芯片工程師 ? 2023-08-09 10:11 ? 次閱讀

景芯SoC項(xiàng)目是個(gè)付費(fèi)培訓(xùn)項(xiàng)目,項(xiàng)目數(shù)據(jù)在服務(wù)器上。景芯SoC在tessent完成edt occ插入并且仿真OK后,去綜合,然后做scan chain insertion就一堆error S1,首先是28個(gè)S1 violation報(bào)告出來(lái),

open vi 打開GUI,選Open -> DRC Browser

f8665232-35f6-11ee-9e74-dac502259ad0.png

f87d99ce-35f6-11ee-9e74-dac502259ad0.png

繼續(xù)往前追蹤,發(fā)現(xiàn)是PLL的高頻時(shí)鐘輸出x

f8a8ac72-35f6-11ee-9e74-dac502259ad0.png

在網(wǎng)表get_pins找到PLL的輸出CLK pin:

f8c7bf04-35f6-11ee-9e74-dac502259ad0.png

# get_pins */FOUTPOSTDIV

add_clocks 0 u_e203_subsys_top_u_e203_subsys_main_u_e203_subsys_hclkgen_U_PLLSM40LLFRAC/FOUTPOSTDIV

然就解決了9個(gè)S1 violation,剩下19個(gè)怎么解決呢?具體參見知識(shí)星球。

f8e86ac4-35f6-11ee-9e74-dac502259ad0.png

f914b282-35f6-11ee-9e74-dac502259ad0.png

【全網(wǎng)唯一】景芯SoC是一款低功耗ISP圖像處理SoC,采用低功耗RISC-V處理器,內(nèi)置ITCM SRAM、DTCM SRAM,集成包括MIPI、ISP、CNN、QSPI、UARTI2C、GPIO、百兆以太網(wǎng)等IP,采用SMIC40工藝設(shè)計(jì)流片。

培訓(xùn)數(shù)據(jù)包括SoC前端設(shè)計(jì)、DFT設(shè)計(jì)、低功耗UPF設(shè)計(jì)、布局布線,提供服務(wù)器供大家實(shí)踐!帶你從算法、前端、DFT到后端全流程參與SoC項(xiàng)目設(shè)計(jì)。更多內(nèi)容參見知識(shí)星球!

f930a9f6-35f6-11ee-9e74-dac502259ad0.png

f9729122-35f6-11ee-9e74-dac502259ad0.png

一鍵式完成C代碼編譯、仿真、綜合、DFT插入、形式驗(yàn)證、布局布線、寄生參數(shù)抽取、PT分析、DRC/LVS、后仿真、形式驗(yàn)證、功耗分析等全流程。V1.0工程仿真如下,部分流程仍在開發(fā)中。

f9a3aa64-35f6-11ee-9e74-dac502259ad0.png

SoC一鍵式執(zhí)行flow

f9cafa06-35f6-11ee-9e74-dac502259ad0.png

MIPI設(shè)計(jì)

f9e2d86a-35f6-11ee-9e74-dac502259ad0.png

ISP圖像處理

isp_blc - 黑電平校正

isp_bnr - 拜耳降噪

isp_dgain - 數(shù)字增益

isp_demosaic - 去馬賽克

isp_wb - 白平衡增益

isp_ccm - 色彩校正矩陣

isp_csc - 色彩空間轉(zhuǎn)換 (基于整數(shù)優(yōu)化的RGB2YUV轉(zhuǎn)換公式)

isp_gamma - Gamma校正 (對(duì)亮度基于查表的Gamma校正)

isp_ee - 邊緣增強(qiáng)

isp_stat_ae - 自動(dòng)曝光統(tǒng)計(jì)

isp_stat_awb - 自動(dòng)白平衡統(tǒng)計(jì)

仿真結(jié)果:

CNN圖像識(shí)別

fa085612-35f6-11ee-9e74-dac502259ad0.png

支持手寫數(shù)字的AI識(shí)別:

fa262e76-35f6-11ee-9e74-dac502259ad0.png

仿真結(jié)果:仿真識(shí)別上圖7、2、1、0、4、1、4、9

fa362c22-35f6-11ee-9e74-dac502259ad0.png

UPF低功耗設(shè)計(jì)

支持UPF低功耗設(shè)計(jì)(含DFT設(shè)計(jì)):

fa4d3ad4-35f6-11ee-9e74-dac502259ad0.png

CPU啟動(dòng)指令分析

fa56cba8-35f6-11ee-9e74-dac502259ad0.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4165

    瀏覽量

    218257
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4082

    瀏覽量

    133607
  • 服務(wù)器
    +關(guān)注

    關(guān)注

    12

    文章

    9160

    瀏覽量

    85421
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    776

    瀏覽量

    135160
  • DFT
    DFT
    +關(guān)注

    關(guān)注

    2

    文章

    231

    瀏覽量

    22728

原文標(biāo)題:景芯SoC培訓(xùn)之DFT debug

文章出處:【微信號(hào):全棧芯片工程師,微信公眾號(hào):全棧芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    DFT設(shè)計(jì)—MBIST算法測(cè)試

    當(dāng)SoC上有超過(guò)80%的芯片面積被各種形式的存儲(chǔ)器占用之時(shí),存儲(chǔ)器的DFT測(cè)試已經(jīng)變得非常重要。
    的頭像 發(fā)表于 12-09 09:56 ?4845次閱讀
    <b class='flag-5'>DFT</b>設(shè)計(jì)—MBIST算法測(cè)試

    DFT和BIST在SoC設(shè)計(jì)中的應(yīng)用

    雖然可測(cè)性設(shè)計(jì)(DFT)與內(nèi)置自檢(BIST)技術(shù)已在SoC(系統(tǒng)級(jí)芯片)設(shè)計(jì)中受到廣泛關(guān)注,但仍然只是被看作“后端”的事。實(shí)際上,這些技術(shù)在器件整個(gè)設(shè)計(jì)周期中都非常重要,可以保證產(chǎn)品測(cè)試錯(cuò)誤覆蓋率
    發(fā)表于 12-15 09:53

    急招DFT工程師(base地上海\西安)

    急招DFT工程師,職位JD如下,有興趣簡(jiǎn)歷請(qǐng)投遞1736253011@qq.comDFT工程師Responsibilities: 1. Participate in SoC level
    發(fā)表于 04-14 14:11

    重慶電感供應(yīng)/錳共模電感-谷電子

    工程師繞制了兩款不同材質(zhì)的共模電感給客戶寄過(guò)去。一款是錳材質(zhì),一款是鎳材質(zhì)。對(duì)于急需電感的客戶,谷會(huì)配合客戶的時(shí)間,加急趕制,在兩天內(nèi),就給客戶寄過(guò)去了??蛻魪暮芏嚯姼袕S家中選
    發(fā)表于 06-09 10:01

    重慶電感器廠家/錳共模電感器-谷電子

    工程師繞制了兩款不同材質(zhì)的共模電感給客戶寄過(guò)去。一款是錳材質(zhì),一款是鎳材質(zhì)。對(duì)于急需電感的客戶,谷會(huì)配合客戶的時(shí)間,加急趕制,在兩天內(nèi),就給客戶寄過(guò)去了??蛻魪暮芏嚯姼袕S家中選擇了谷
    發(fā)表于 07-29 11:31

    什么是DFT,DFT是什么意思

    DFT:數(shù)字電路(fpga/asic)設(shè)計(jì)入門可測(cè)試設(shè)計(jì)與可測(cè)性分析,離散傅里葉變換,(DFT)Direct Fouriet Transformer 可測(cè)試性技術(shù)(Design For Testability-
    發(fā)表于 06-07 11:00 ?3.1w次閱讀

    分層DFT技術(shù)如何實(shí)現(xiàn)在最大化SoC

    高級(jí)測(cè)試設(shè)計(jì) (DFT) 技術(shù)通過(guò)提高順序翻牌的可控性和可觀察性,提供高效的測(cè)試解決方案,以應(yīng)對(duì)更高測(cè)試成本、更高功耗、測(cè)試面積和較低幾何尺寸下的引腳數(shù)。這反過(guò)來(lái)又提高了SoC的良率,可靠性和可測(cè)試性是當(dāng)今ASIC世界的重要因素。
    的頭像 發(fā)表于 11-23 14:53 ?1033次閱讀
    分層<b class='flag-5'>DFT</b>技術(shù)如何實(shí)現(xiàn)在最大化<b class='flag-5'>SoC</b>

    一個(gè)典型設(shè)計(jì)的DFT組件

    在本篇白皮書中,我們介紹了一個(gè)典型設(shè)計(jì)的 DFT 組件,并提出了多種可大幅改善 DFT 項(xiàng)目進(jìn)度的智能 DFT 方法。我們展示了如何將結(jié)構(gòu)化 DFT
    的頭像 發(fā)表于 11-30 10:15 ?931次閱讀

    積律自研SOC項(xiàng)目

    大家都知道我們寫文章很厲害,其實(shí)我們做項(xiàng)目也很厲害!下面是我們的項(xiàng)目介紹。處積律 SOC項(xiàng)目集成了ISP、DMA、PINMUX、I2C、Q
    的頭像 發(fā)表于 02-07 10:29 ?3521次閱讀

    SoC的Spyglass檢查

    作為IC設(shè)計(jì)人員,熟練掌握數(shù)字前端語(yǔ)法檢查工具Spyglass的重要性不言而喻,本文講解SoC的Spyglass檢查。
    的頭像 發(fā)表于 08-15 09:45 ?1505次閱讀
    <b class='flag-5'>景</b><b class='flag-5'>芯</b><b class='flag-5'>SoC</b>的Spyglass檢查

    SoC/MCU v2.0重磅升級(jí)!9.1號(hào)漲價(jià)了

    SoC集成了大型IP,一次仿真時(shí)間就是1.5小時(shí)起步,DFT、DC、PR就需要超過(guò)24小時(shí)的run time了,大部分學(xué)員耗不起這個(gè)時(shí)間。為了加速flow,暫時(shí)去掉大型IP,我們只
    的頭像 發(fā)表于 09-01 15:12 ?2010次閱讀
    <b class='flag-5'>景</b><b class='flag-5'>芯</b><b class='flag-5'>SoC</b>/MCU v2.0重磅升級(jí)!9.1號(hào)漲價(jià)了

    SoC芯片設(shè)計(jì)中的可測(cè)試性設(shè)計(jì)(DFT

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)已成為現(xiàn)代電子設(shè)備中的主流。在SoC設(shè)計(jì)中,可測(cè)試性設(shè)計(jì)(DFT)已成為不可或缺的環(huán)節(jié)。DFT旨在提高芯片測(cè)試的效率和準(zhǔn)確性,確保產(chǎn)品
    的頭像 發(fā)表于 09-02 09:50 ?3120次閱讀

    記錄一次解決RT-Thread創(chuàng)建基于ART-PI的示例項(xiàng)目可以下載但卻無(wú)法debug的問(wèn)題

    先隨便創(chuàng)建一個(gè)基于模板工程的項(xiàng)目,發(fā)現(xiàn)可以debug,但基于示例工程創(chuàng)建的項(xiàng)目卻發(fā)現(xiàn)不能debug。
    的頭像 發(fā)表于 10-12 10:24 ?523次閱讀
    記錄一次解決RT-Thread創(chuàng)建基于ART-PI的示例<b class='flag-5'>項(xiàng)目</b>可以下載但卻無(wú)法<b class='flag-5'>debug</b>的問(wèn)題

    DFT如何產(chǎn)生PLL 測(cè)試pattern

    到芯片邏輯的正確運(yùn)行。在測(cè)試PLL IP時(shí),通常會(huì)有多個(gè)測(cè)試項(xiàng)目,如頻率測(cè)試、相位噪聲、鎖定時(shí)間、穩(wěn)定性、誤差和漂移等。 但在SoC的ATE測(cè)試中,CP階段通常只進(jìn)行PLL頻率和鎖定測(cè)試。 那么DFT
    的頭像 發(fā)表于 10-30 11:44 ?1760次閱讀
    <b class='flag-5'>DFT</b>如何產(chǎn)生PLL 測(cè)試pattern

    一文了解SOCDFT策略及全芯片測(cè)試的內(nèi)容

    SOC ( System on Chip)是在同一塊芯片中集成了CPU、各種存儲(chǔ)器、總線系統(tǒng)、專用模塊以及多種l/O接口的系統(tǒng)級(jí)超大規(guī)模集成電路。 由于SOC芯片的規(guī)模比較大、內(nèi)部模塊的類型以及來(lái)源多樣,因此SOC芯片的
    發(fā)表于 12-22 11:23 ?2985次閱讀
    一文了解<b class='flag-5'>SOC</b>的<b class='flag-5'>DFT</b>策略及全芯片測(cè)試的內(nèi)容