0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時序分析基本概念解析

? 來源:IP與SoC設計 ? 2023-08-08 10:31 ? 次閱讀

完整形式 :

CRP:時鐘重新收斂悲觀主義。

什么是 CRP(時鐘重新收斂悲觀主義)?

正如“聚合”的意思(字典)“兩個或多個事物聚集在一起的發(fā)生”。所以我們可以假設它也與 2 個時鐘路徑聚集在一起有關(guān)。 (了解時鐘路徑請參考另一篇博客-靜態(tài)時序分析基礎:第1部分“時序路徑”)

現(xiàn)在假設有如圖所示的 2 個觸發(fā)器電路。

wKgZomTRqX2AQnp8AAAe2WjZ2SE201.jpg

正如您所看到的,翻牌共享一個公共時鐘,但物理上放置在同一芯片的不同位置?;蛘咭云渌绞剑梢哉f啟動時鐘路徑和捕獲時鐘路徑(請參閱靜態(tài)時序分析基礎:第 1 部分“時序路徑”以定義啟動和捕獲時鐘路徑)共享時鐘樹中的公共段,直到知道為“公共點”(在上圖中,您可以看到“公共點”被寫為“到目前為止兩個觸發(fā)器公共的時鐘路徑”)。 2 個時鐘路徑與此不同。

我們知道,每個單元都有兩種類型的延遲作為其規(guī)范的一部分,“最大延遲”和“最小延遲”。在設計中有多種場景,我們使用特定單元的最大延遲或最小延遲。如時序分析時的最佳情況分析(BC)、最壞情況(WC)分析、OCV(片上變異)分析等。

讓我們考慮公共段的最大延遲和最小延遲為

最大延遲=1.2ns

最小延遲=1.0ns。

現(xiàn)在,如果在時序分析期間出現(xiàn)必須對一個時序路徑使用最大延遲而對另一時序路徑使用最小延遲的情況(例如在 OCV 分析期間),則必須對公共路徑使用 2 個不同的值。但實際上,同一組單元對于不同的時鐘路徑不會有不同的行為。

例如,對于設置檢查,它使用啟動時鐘路徑的最大延遲(1.2ns + 延遲,因為啟動路徑中的其余電路)和捕獲時鐘路徑的最小延遲(1.0ns + 延遲,因為啟動路徑中的其余電路)。發(fā)射路徑中電路的其余部分。

然而,在物理設計中,時鐘樹公共部分上的單元無法同時實現(xiàn)其最大和最小延遲值。因此,公共點將存在單個延遲值,該延遲值將傳播到啟動和捕獲時鐘路徑。這與我們上面描述的時序分析方法相沖突,因為我們在公共點使用兩組延遲值。

因此,我們的時序報告包含人為引入的悲觀情緒,這種悲觀情緒源自我們對沿著時鐘網(wǎng)絡的這一公共部分的啟動和捕獲路徑使用最大和最小延遲。這種悲觀主義的價值是時鐘網(wǎng)絡中公共點的最大和最小延遲之間的差異。

由于這種效應(在本例中為 0.2 ns)而產(chǎn)生的悲觀量稱為“時鐘再收斂悲觀度”。

時鐘再收斂悲觀 =(最大時鐘延遲)-(最小時鐘延遲)

注意:上述情況對于保留檢查也是相同的。

類似類型的情況也可能出現(xiàn)在不同類型的電路中。讓我們討論其中之一。請看下圖。

wKgaomTRqX2AT_T3AAAhye4D9Hs224.jpg

饋入多路復用器的兩個時鐘路徑不能同時處于活動狀態(tài),但分析可以考慮一次建立或保持檢查的較短和較長路徑。這會導致不同的啟動和捕獲時鐘路徑延遲以及隨之而來的悲觀情緒。

如何去除CRP?

這種不準確性的自動校正稱為時鐘再收斂悲觀消除 (CRPR)。默認情況下,大多數(shù)工具(用于時序計算的EDA工具)禁用此功能(自動校正)。您可以通過在時序分析期間設置一個/多個變量來啟用此功能。不同的工具對此有不同的變量。請參閱相應工具的用戶指南或手冊。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1740

    瀏覽量

    131626
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2000

    瀏覽量

    61255
  • 時序分析
    +關(guān)注

    關(guān)注

    2

    文章

    127

    瀏覽量

    22577
  • 靜態(tài)時序
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    6956

原文標題:博文速遞:Clock Reconvergence Pessimism (CRP) basic

文章出處:【微信號:IP與SoC設計,微信公眾號:IP與SoC設計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    時序分析中的一些基本概念

    時序分析是FPGA設計中永恒的話題,也是FPGA開發(fā)人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
    發(fā)表于 10-21 09:28 ?2145次閱讀

    時序分析中的一些基本概念

    時序分析時FPGA設計中永恒的話題,也是FPGA開發(fā)人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
    發(fā)表于 02-11 19:08 ?4332次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>中的一些<b class='flag-5'>基本概念</b>

    時序分析基本概念——STA概述簡析

    時序分析基本概念介紹——STA概述,動態(tài)時序分析,主要是通過輸入向量作為激勵,來驗證整個設計的時序
    的頭像 發(fā)表于 12-14 17:01 ?2.9w次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>——STA概述簡析

    時序分析基本概念介紹——時序庫Lib,除了這些你還想知道什么?

    時序分析基本概念介紹——時序庫Lib。用于描述物理單元的時序和功耗信息的重要庫文件。lib庫是最基本的
    的頭像 發(fā)表于 12-15 17:11 ?1.2w次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹——<b class='flag-5'>時序</b>庫Lib,除了這些你還想知道什么?

    詳細介紹時序基本概念Timing arc

    時序分析基本概念介紹——Timing Arc
    的頭像 發(fā)表于 01-02 09:29 ?2.4w次閱讀
    詳細介紹<b class='flag-5'>時序</b><b class='flag-5'>基本概念</b>Timing arc

    時序分析時序約束的基本概念詳細說明

    時序分析時FPGA設計中永恒的話題,也是FPGA開發(fā)人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
    發(fā)表于 01-08 16:57 ?28次下載
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>和<b class='flag-5'>時序</b>約束的<b class='flag-5'>基本概念</b>詳細說明

    FPGA設計中時序分析基本概念

    時序分析時FPGA設計中永恒的話題,也是FPGA開發(fā)人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。
    的頭像 發(fā)表于 03-18 11:07 ?2747次閱讀

    靜態(tài)時序分析基本概念和方法

    向量和動態(tài)仿真 。本文將介紹靜態(tài)時序分析基本概念和方法,包括時序約束,時序路徑,時序裕量,se
    的頭像 發(fā)表于 06-28 09:38 ?1552次閱讀
    靜態(tài)<b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>和方法

    介紹時序分析基本概念lookup table

    今天要介紹的時序分析基本概念是lookup table。中文全稱時序查找表。
    的頭像 發(fā)表于 07-03 14:30 ?1574次閱讀
    介紹<b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>lookup table

    時序分析基本概念介紹&lt;Latency&gt;

    今天要介紹的時序分析基本概念是Latency, 時鐘傳播延遲。主要指從Clock源到時序組件Clock輸入端的延遲時間。
    的頭像 發(fā)表于 07-04 15:37 ?2539次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹&lt;Latency&gt;

    介紹時序分析基本概念MMMC

    今天我們要介紹的時序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角分析模式。
    的頭像 發(fā)表于 07-04 15:40 ?2702次閱讀
    介紹<b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>MMMC

    時序分析基本概念介紹&lt;Skew&gt;

    今天要介紹的時序分析基本概念是skew,我們稱為偏差。
    的頭像 發(fā)表于 07-05 10:29 ?3676次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹&lt;Skew&gt;

    時序分析Slew/Transition基本概念介紹

    今天要介紹的時序分析基本概念是Slew,信號轉(zhuǎn)換時間,也被稱為transition time。
    的頭像 發(fā)表于 07-05 14:50 ?3394次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>Slew/Transition<b class='flag-5'>基本概念</b>介紹

    時序分析基本概念介紹—Timing Arc

    今天我們要介紹的時序基本概念是Timing arc,中文名時序弧。這是timing計算最基本的組成元素,在昨天的lib庫介紹中,大部分時序信息都以Timing arc呈現(xiàn)。
    的頭像 發(fā)表于 07-06 15:00 ?3660次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹—Timing Arc

    時序分析基本概念介紹&lt;ILM&gt;

    今天我們要介紹的時序分析基本概念是ILM, 全稱Interface Logic Model。是一種block的結(jié)構(gòu)模型。
    的頭像 發(fā)表于 07-07 17:26 ?3007次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>介紹&lt;ILM&gt;