絕緣耐壓測(cè)試的一個(gè)爭(zhēng)議問(wèn)題

今天一位工程師問(wèn)了我一個(gè)問(wèn)題，“一個(gè)模塊有幾個(gè)輸入管腳，V+、V-、signal、Gnd，還有金屬外殼，甲方測(cè)試驗(yàn)收的時(shí)候，分別打V+對(duì)外殼、V-對(duì)外殼，Signal對(duì)外殼，Gnd對(duì)外殼，打的電壓還挺高，至少幾百伏，有的電路板就給打壞了，問(wèn)這種打法有問(wèn)題沒(méi)有？是不是還是說(shuō)明了我們?cè)O(shè)計(jì)的模塊有問(wèn)題？“

類似的問(wèn)題，在這一兩年間，在一些大型科研單位里也發(fā)生過(guò)兩三次。甚至后來(lái)都找到了某些GB電氣安全標(biāo)準(zhǔn)的制定人，但也是爭(zhēng)論半天，因?yàn)楹芏鄻?biāo)準(zhǔn)只是國(guó)外標(biāo)準(zhǔn)翻譯過(guò)來(lái)的，也沒(méi)說(shuō)清真正的依據(jù)。知其然，知其所以然，才是治學(xué)之道。

那到底應(yīng)該怎么做呢？為什么這樣做呢？

首先說(shuō)結(jié)論，應(yīng)該把所有管腳接在一起，然后統(tǒng)一對(duì)外殼打耐壓，才是正確的方式。

原因是電路中的某些地方確實(shí)是有可能存在絕緣強(qiáng)度的隱患的，最常見(jiàn)的部位之二是DIP封裝的器件Pin腳，在電路板固定后，與金屬板之間的間距?。欢请娐钒骞潭ò惭b孔附近的螺絲與電路板的走線或覆銅層的間距??；當(dāng)然還有很多其他的地方。

萬(wàn)一模塊中有這種絕緣阻抗不足的情況時(shí)，各腳單獨(dú)對(duì)外殼打高壓，就容易形成如（圖1）的情況，圖中V+對(duì)外殼打耐壓，但電路中的某個(gè)pin腳對(duì)外殼距離很近，則有可能形成如圖紅線的泄放通路，泄放電流如此之大，器件焉能不壞？如果實(shí)際工況中不會(huì)有任何距離外殼近的情況發(fā)生，即使V+加上了高壓，沒(méi)有泄放通路，整塊單板也會(huì)處于一個(gè)高壓等電位，板上沒(méi)有壓差形不成電流，板子也不會(huì)壞。

總結(jié)成一句話：

如果沒(méi)隱患，兩種打法都沒(méi)問(wèn)題；

如果有隱患，則單pin分別對(duì)外殼打，則有損傷內(nèi)部電路的風(fēng)險(xiǎn)。

如果采用了所有輸入引腳接在一起后，統(tǒng)一對(duì)外殼打的方式，就算是某些pin腳存在了對(duì)外殼的絕緣強(qiáng)度不夠的問(wèn)題，因?yàn)樗休斎牍苣_的等電位，在電路中的器件自身里內(nèi)部不易形成放電通路，可以有效地保護(hù)器件。

總結(jié)成一句：

所有輸入管腳接在一起，對(duì)外殼打耐壓，可以遇到有隱患的電路板則可以更好的保護(hù)，避免損壞。

當(dāng)然，可能有杠頭會(huì)說(shuō)一個(gè)觀點(diǎn)，如果電路中的某個(gè)中間電路的引腳對(duì)外殼很近，那V+V-雖然等電位，但會(huì)不會(huì)兩邊包抄通過(guò)這個(gè)引腳對(duì)外殼放電呢？答案是仍有可能的。不過(guò)這種情況發(fā)生的概率確實(shí)會(huì)相對(duì)比較低得多。

北京漢通達(dá)科技主要業(yè)務(wù)為給國(guó)內(nèi)用戶提供通用的、先進(jìn)國(guó)外測(cè)試測(cè)量設(shè)備和整體解決方案，產(chǎn)品包括多種總線形式（臺(tái)式/GPIB、VXI、PXI/PXIe、PCI/PCIe、LXI等）的測(cè)試硬件、相關(guān)軟件、海量互聯(lián)接口等。經(jīng)過(guò)二十年的發(fā)展，公司產(chǎn)品輻射全世界二十多個(gè)品牌，種類超過(guò)1000種。值得一提的是，我公司自主研發(fā)的BMS測(cè)試產(chǎn)品、芯片測(cè)試產(chǎn)品代表了行業(yè)一線水平。