0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

比較器等效輸入噪聲仿真方法

CHANBAEK ? 來(lái)源:集成電路學(xué)習(xí)筆記 ? 作者:IC Designer ? 2023-07-17 16:13 ? 次閱讀

比較器等效輸入噪聲仿真方法

  1. 等效輸入噪聲是評(píng)價(jià)一個(gè)比較器的關(guān)鍵指標(biāo)。鑒于此,本文以預(yù)防大+Latch型結(jié)構(gòu)為例,對(duì)噪聲的仿真方法進(jìn)行詳細(xì)闡述。
  2. 本文介紹三種比較器噪聲仿真方法:Transient法[1]、PSS+Pnoise法1[1]和PSS+Pnoise法2[2]。

①Transient法:設(shè)定比較器工作頻率fs;在輸入端加一個(gè)DC偏差(一端為0.5VDD,另一端為0.5VDD+X);設(shè)定transient仿真時(shí)長(zhǎng)能夠包含1000個(gè)比較器周期;掃描不同X偏差下,正確比較次數(shù)占總數(shù)84%時(shí),對(duì)應(yīng)的X即為等效輸入噪聲。

經(jīng)仿真,當(dāng)X=0.3mV時(shí),正確比較次數(shù)達(dá)到84%。

圖片

圖1 transient仿真相關(guān)設(shè)置

②PSS+Pnoise法1:設(shè)定比較器的工作頻率;在輸入端加小的DC電壓差;設(shè)置PSS+Pnoise+PAC仿真;利用Pnoise的仿真結(jié)果計(jì)算輸出噪聲;利用PAC仿真計(jì)算出比較器的增益;輸出噪聲除以增益即為等效輸入噪聲。

詳細(xì)介紹:

Step1:搭建Testbench,主要包括:依據(jù)自身工作情況設(shè)定比較器工作電壓和頻率。本文設(shè)定工作電壓為1.1V,工作頻率為1GHz且占空比為50%。

Step2:設(shè)置PSS、PAC和Pnoise,設(shè)定比較器輸入兩端的差分電壓(DC),PSS、Pnoise以及PAC的設(shè)置如下

圖片

圖2 PSS設(shè)置 圖3 PAC設(shè)置 圖4 Pnoise設(shè)置

Step3:計(jì)算輸出噪聲,選中V**2/Hz并點(diǎn)擊plot,得到比較器的輸出噪聲并開(kāi)方sqrt≈2mV。

圖片

圖片

Step4:顯示比較器增益,按下圖設(shè)定后,依次點(diǎn)擊比較器輸出+-端和+-輸入端,便可得到增益波形圖。由圖可知增益為18.7dB,又因?yàn)檩敵龆说脑肼暈?mV,所以等效輸入噪聲為0.23mV。

圖片

圖片

③PSS+Pnoise法2:設(shè)定比較器的工作頻率;在輸入端加0.1mV的電壓差;設(shè)置PSS+Pnoise仿真;利用Pnoise的仿真結(jié)果計(jì)算輸出噪聲;輸出噪聲除以增益Gain得到等效輸入噪聲。

Step1與法1類似不再贅述。

Step2設(shè)定PSS和Pnoise,PSS的設(shè)定與法1也類似不再贅述,Pnoise的設(shè)定如下如所示。注意輸出我們選擇Latch輸出電壓(o1和o2)而不是比較器中的反相器輸出電壓。

Noise type設(shè)置為sampled(jitter)。這種方法會(huì)計(jì)算pss過(guò)程中某一時(shí)刻的采樣噪聲。這個(gè)時(shí)刻由下面設(shè)置的eventtype決定。

Event type=edge crossing, Trigger=voltage, Output Nodes=/outp and/outn(這兩個(gè)是comparator的輸出node,注意這個(gè)必須是cross-coupled transistor的輸出),Edge number=1,Threshold value=0.05(當(dāng)output nodes電壓差為50mV時(shí)對(duì)輸出節(jié)點(diǎn)進(jìn)行采樣計(jì)算noise),Mesurement=voltage,output nodes和上面一樣都是/outp和/outn[2]

圖片

Step3:計(jì)算輸出噪聲,選中tdnoise得到噪聲曲線,用integ函數(shù)積分并sqrt開(kāi)方得到輸出噪聲160mV。

圖片

Step4:比較器增益,輸入電壓為0.1mV,輸出電壓差為50mV時(shí)測(cè)得噪聲為160mV。因此,對(duì)應(yīng)的增益為50m/0.1m=500,所以等效輸入噪聲為160m/500=0.318mV。

3結(jié)論:PSS+Pnoise法1、PSS+Pnoise法2和Transient法結(jié)果一致,從而證明了三種方法的有效性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 比較器
    +關(guān)注

    關(guān)注

    14

    文章

    1656

    瀏覽量

    107335
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4113

    瀏覽量

    133802
  • DC
    DC
    +關(guān)注

    關(guān)注

    9

    文章

    3654

    瀏覽量

    679825
  • 等效輸入噪聲
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    6572
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    multisim怎么仿真運(yùn)放噪聲頻率曲線?怎么算噪聲有效值?只需要3個(gè)公式!有仿真文件

    ▼關(guān)注公眾號(hào):工程師看海▼ ??大家好,我是工程師看海,原創(chuàng)文章歡迎點(diǎn)贊分享! 運(yùn)放有哪些噪聲源?什么是噪聲頻率曲線?什么是等效輸入噪聲?
    的頭像 發(fā)表于 10-10 10:26 ?3153次閱讀
    multisim怎么<b class='flag-5'>仿真</b>運(yùn)放<b class='flag-5'>噪聲</b>頻率曲線?怎么算<b class='flag-5'>噪聲</b>有效值?只需要3個(gè)公式!有<b class='flag-5'>仿真</b>文件

    ADS1285如何計(jì)算等效噪聲等效噪聲功率譜密度?

    通過(guò)短接adc輸入端,得到內(nèi)部噪聲數(shù)據(jù) 請(qǐng)問(wèn)如何計(jì)算公式計(jì)算等效噪聲等效噪聲功率譜密度
    發(fā)表于 11-19 08:25

    FPGA 等效門(mén)數(shù)的計(jì)算方法

    估計(jì)值;2. 分別用FPGA 和標(biāo)準(zhǔn)門(mén)陣列實(shí)現(xiàn)相同的功能,從中統(tǒng)計(jì)出FPGA 的等效門(mén)數(shù),這種方法比較多的依賴于經(jīng)驗(yàn)數(shù)據(jù)。對(duì)于第一種方法,F(xiàn)PGA 包括LUT/FF/RAM 等資源,分
    發(fā)表于 03-01 10:08

    電源IC技術(shù)規(guī)格的解讀方法輸入等效電路

    作為比較規(guī)格值,然而卻幾乎沒(méi)有規(guī)定或說(shuō)明保護(hù)構(gòu)造(過(guò)電壓保護(hù)等的保護(hù)功能有否),因此等效電路的信息非常有助于設(shè)計(jì)或評(píng)估的加強(qiáng)。此外,“IC輸入電源前如果引腳未施予電壓時(shí)”經(jīng)常被拿來(lái)做探討。以FB引腳為例
    發(fā)表于 12-03 14:32

    比較輸入噪聲

    不錯(cuò)的信號(hào),我認(rèn)為另一個(gè)比較可以。當(dāng)我把這個(gè)連接到比較輸入時(shí),出現(xiàn)了一個(gè)17KHz鋸齒狀的噪聲
    發(fā)表于 05-06 12:30

    開(kāi)關(guān)電源傳導(dǎo)干擾的預(yù)測(cè)方法:時(shí)域方法和頻域方法比較

    電容耦合路徑,變壓耦合路徑等。  4 基于頻域方法的SMPS等效電路模型  對(duì)開(kāi)關(guān)電源進(jìn)行頻域仿真,首先要建立開(kāi)關(guān)電源的頻域仿真模型。開(kāi)關(guān)
    發(fā)表于 07-20 09:01

    等效輸入噪聲輸入參考噪聲是同一個(gè)指標(biāo)嗎?

    什么是等效輸入噪聲?等效輸入噪聲是如何產(chǎn)生的?什么是輸入
    發(fā)表于 06-18 06:32

    請(qǐng)假一個(gè)關(guān)于運(yùn)放的輸入失調(diào)電壓和輸入噪聲等效電壓的問(wèn)題

    應(yīng)用中如何處理他們了像輸入失調(diào)電壓在仿真是可以在輸入端加一個(gè)等效的電壓就可以消除,那輸入噪聲
    發(fā)表于 03-17 10:15

    一種基于電壓比較襯底噪聲的測(cè)試方法

      論述了一種測(cè)試混合信號(hào)集成電路襯底噪聲波形的方法采用電壓比較利用襯底電壓對(duì)比   較狀態(tài)的影響對(duì)
    發(fā)表于 08-29 16:08 ?14次下載

    555定時(shí)電路的等效分析與Pspice仿真

    :給出描述555 定時(shí)功能的簡(jiǎn)化等效電路及其管腳功能的簡(jiǎn)潔記憶法,通過(guò)Pspice 仿真與理論分析對(duì)照,從兩個(gè)角度給出555 定時(shí)電路分析的方法
    發(fā)表于 08-23 16:04 ?100次下載

    基于電壓比較襯底噪聲的測(cè)試方法

    基于電壓比較襯底噪聲的測(cè)試方法
    發(fā)表于 01-22 13:38 ?5次下載

    FPGA仿真方法仿真程序的編寫(xiě)介紹

    (1)交互式仿真方法:利用EDA工具的仿真器進(jìn)行仿真,使用方便,但輸入輸出不便于記錄規(guī)檔,當(dāng)輸入
    的頭像 發(fā)表于 04-25 08:00 ?1w次閱讀
    FPGA<b class='flag-5'>仿真</b><b class='flag-5'>方法</b>及<b class='flag-5'>仿真</b>程序的編寫(xiě)介紹

    提升開(kāi)環(huán)比較性能的方法是什么?

    提升開(kāi)環(huán)比較性能的方法是什么? 開(kāi)環(huán)比較是一種比較輸入
    的頭像 發(fā)表于 09-17 17:11 ?880次閱讀

    為什么需要使用等效輸入參考噪聲?為什么只有第一級(jí)的噪聲最重要?

    為什么需要使用等效輸入參考噪聲?為什么只有第一級(jí)的噪聲最重要?? 等效輸入參考
    的頭像 發(fā)表于 09-20 17:41 ?4703次閱讀

    輸入等效噪聲電壓與等效噪聲電流簡(jiǎn)析

    有源器件的輸入等效噪聲是一個(gè)虛構(gòu)的量,它不能在電路的輸入端實(shí)際測(cè)量到,它只是在輸出端測(cè)量到的噪聲除以電路增益,而
    的頭像 發(fā)表于 10-12 11:33 ?2439次閱讀
    <b class='flag-5'>輸入</b><b class='flag-5'>等效</b><b class='flag-5'>噪聲</b>電壓與<b class='flag-5'>等效</b><b class='flag-5'>噪聲</b>電流簡(jiǎn)析