0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

原理圖到layout的設(shè)計(jì)輸出

CHANBAEK ? 來源:畫電路圖的小作家 ? 作者:步佳人 ? 2023-07-17 15:54 ? 次閱讀

1.原理圖模塊布局;

2.原理圖全局注解與檢查對(duì)應(yīng);

3.導(dǎo)入與單板機(jī)械設(shè)計(jì);

原理圖模塊布局

在每個(gè)模塊電路下面都放上對(duì)應(yīng)說明的字符串注解后,在原理圖設(shè)計(jì)的右上角找到放置線,沿著原理圖邊框放置線,并把每個(gè)對(duì)應(yīng)模塊分割開即可。原理圖模塊布局的設(shè)計(jì)便于在一個(gè)大的系統(tǒng)工程原理框圖中尋找分類模塊電路,增加原理圖的可讀性,同時(shí)也便于在后面的layout設(shè)計(jì)中提供便利。

圖片

全局注解與檢查

1.全局注解

模塊化布局后編譯整個(gè)工程后發(fā)現(xiàn)每個(gè)元器件下面都有一個(gè)紅色的波浪線,這就需要進(jìn)行下一步,全局注解了。

  • 工具(T)——注解(A),左上選擇注解順序方向,選擇任意你喜歡的即可;
  • 中間更新更改列表—右下角接受更改創(chuàng)建RCO—進(jìn)入生效更改—執(zhí)行更改;
  • 更改后的原理圖還有對(duì)照之前的更改痕跡對(duì)照;
  • 一鍵標(biāo)注:t+n+y(英文輸入法狀態(tài)下)

圖片

圖片

2.封裝檢查

封裝檢查是導(dǎo)入PCB前應(yīng)該要有的一項(xiàng)檢查工作,防止后面布線的時(shí)候才發(fā)現(xiàn)少了封裝這樣很尷尬的事情,所以也是一個(gè)良好的操作習(xí)慣吧。

  • 工具(T)—封裝管理器—元件列表;
  • 快捷鍵:t+g

這里就能看到所有元器件的封裝、標(biāo)識(shí)等詳細(xì)信息,表現(xiàn)的已經(jīng)足夠清晰了,比較實(shí)用。

這里我們檢查時(shí)需要注意的幾個(gè)點(diǎn)就是,該元器件有沒有封裝,以及對(duì)應(yīng)的封裝大小對(duì)不對(duì),必要時(shí)重新去封裝管理器里去測量相關(guān)尺寸參數(shù)

圖片

導(dǎo)入與板子形狀

1.導(dǎo)入

導(dǎo)入在原理圖和之前新建好的PCB工程狀態(tài)下都可以執(zhí)行:

  • 原理圖菜單——設(shè)計(jì)(D)——Update PCB Document
  • 點(diǎn)擊生效更改——顯示OOXX——執(zhí)行更改——顯示OOOO
  • 快捷鍵:自定義
    注意,這不是在開車,執(zhí)行更改后的狀態(tài)欄就是這樣顯示滴

這個(gè)步驟很關(guān)鍵,因?yàn)檫@里直接決定原理圖的設(shè)計(jì)質(zhì)量,如果原理圖的出現(xiàn)錯(cuò)誤的話,這里的導(dǎo)入就會(huì)出現(xiàn)錯(cuò)誤。

為了讓大家引出注意,這里就舉一個(gè)典型的實(shí)例,也是很多人會(huì)犯錯(cuò)的地方;

我們在之前的內(nèi)容里有制作原理圖庫,比如原理圖中的降壓模塊AMS1117芯片,它的標(biāo)準(zhǔn)原理圖庫是這樣的:

圖片

可是如果你設(shè)計(jì)成這樣,是不是也沒有半點(diǎn)違和感,特別是如果你把Pin 的標(biāo)識(shí)隱藏掉的話,在視覺效果上真的是差不多的。

圖片

而且在這種設(shè)計(jì)下,在設(shè)計(jì)完成后的編譯效果也是不會(huì)報(bào)錯(cuò)的。但是在導(dǎo)入的時(shí)候就會(huì)出錯(cuò),在PCB飛線下軟件是找不到對(duì)應(yīng)封裝的引腳的。我們來看導(dǎo)入后執(zhí)行更改的情況。

圖片

可以看到這里是執(zhí)行不了的,原因就在于我們在設(shè)計(jì)AMS1117的Pin腳時(shí)將標(biāo)志和顯示名字反了,修改后即可快樂執(zhí)行通過。

另外在都無錯(cuò)誤的情況下正常導(dǎo)入,在生效更改命令執(zhí)行后同樣還會(huì)在Add Pin to Nets欄之后出現(xiàn)XX,這個(gè)時(shí)候我們不必理會(huì),直接執(zhí)行更改即可。

執(zhí)行更改后在生效更改就全部都是OO了。

圖片

圖片

總結(jié)以上情況,除了出現(xiàn)庫的設(shè)計(jì)錯(cuò)誤難以察覺的問題,還有以下幾點(diǎn)容易發(fā)生的錯(cuò)誤供大家查驗(yàn):

  • 沒有添加庫到工程里(這種常見的錯(cuò)誤可在庫的安裝目錄下檢查,一般分為安裝庫和已安裝的集成庫,安裝庫一般是額外的現(xiàn)場設(shè)計(jì)庫,即在集成庫中沒有需要自己畫的庫,兩種庫都添加進(jìn)去才不會(huì)錯(cuò));
  • 沒有封裝,這種在封裝管理器中就可以查找,導(dǎo)入之前應(yīng)該詳細(xì)查看每個(gè)元器件是否有獨(dú)立封裝;

2.設(shè)計(jì)板子形狀

導(dǎo)入后的在PCB設(shè)計(jì)框圖里,可以看到黑色的區(qū)域就是實(shí)際板子的形狀,而紅色區(qū)域則是放置所有的元器件,紅色的背景就是約束所有的元器件都需要在這個(gè)框圖下設(shè)計(jì),下面就進(jìn)入到單板的機(jī)械層設(shè)計(jì):

單板的機(jī)械設(shè)計(jì)需要和結(jié)構(gòu)設(shè)計(jì)師對(duì)接,實(shí)現(xiàn)PCB單板的定位孔設(shè)計(jì)和外殼包裝

  • 選中刪除紅色約束背景,這個(gè)背景是默認(rèn)生成的,不適應(yīng)我們實(shí)際設(shè)計(jì)大?。?/li>
  • 選擇keep out層,在該層下畫出layout設(shè)計(jì)區(qū)域,這里就定義個(gè)50×50mm的板子吧;
    注:因?yàn)锳D不同于Auto CAD畫線時(shí)那么便捷,我們需要先設(shè)置柵格大小,將網(wǎng)格顯示出來便于畫線,柵格顯示5mm即可。如果顯示出的不是線是點(diǎn)的話,就需要在菜單工具欄—柵格管理器中選擇點(diǎn)或者線條顯示。

圖片

畫出的區(qū)域明顯要比實(shí)際的板子要小,首先選中我們剛剛畫好的板子的四根線,點(diǎn)擊設(shè)計(jì)——板子形狀——按照選擇對(duì)象定義即可。效果如下

利用這一技巧可以幫助我們設(shè)計(jì)出很多實(shí)用的板子形狀。

圖片

好了,必要的準(zhǔn)備工作在這里就初步完成,下篇文章就詳細(xì)介紹具體的layout過程。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 原理圖
    +關(guān)注

    關(guān)注

    1298

    文章

    6347

    瀏覽量

    234362
  • 元器件
    +關(guān)注

    關(guān)注

    112

    文章

    4722

    瀏覽量

    92448
  • Layout
    +關(guān)注

    關(guān)注

    14

    文章

    405

    瀏覽量

    61832
  • 模塊電路
    +關(guān)注

    關(guān)注

    3

    文章

    33

    瀏覽量

    11474
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    pad中 logic 同步layout中 報(bào)錯(cuò)的問題哪些需要關(guān)注

    各位朋友,我剛學(xué)pads沒多久 ,發(fā)現(xiàn)別人給我的pads的原理圖和pcb,我試著同步的時(shí)候經(jīng)常彈出好多報(bào)錯(cuò)的對(duì)話框,我不知道哪些是真正的錯(cuò)誤,哪些是可以忽略的,另外我自己從一個(gè)pads的原理圖
    發(fā)表于 05-16 23:53

    AD7123原理圖/layout

    本帖最后由 gk320830 于 2015-3-7 09:18 編輯 小弟最近將設(shè)計(jì)一個(gè)HDMI轉(zhuǎn)VGA的方案,現(xiàn)缺AD7123 原理圖layout,求好心人提供。或者有TTL轉(zhuǎn)VGA方案推薦亦可
    發(fā)表于 11-15 16:18

    求助 pads logic中【拆開的元件】怎么ECOlayout中??】

    `本人用的是logic畫原理圖,想請(qǐng)教下怎么把拆成多gate的元件ECOlayout中~~ 謝謝了~`
    發(fā)表于 05-04 09:15

    pcb layout轉(zhuǎn)原理圖設(shè)計(jì)難不難

    做pcb layout 有三年了,現(xiàn)在想轉(zhuǎn)做原理圖設(shè)計(jì),大家有沒有什么好的建議,需要注意哪些東西,謝謝
    發(fā)表于 10-28 10:54

    求AD10的詳細(xì)使用教程(包括線路原理圖設(shè)計(jì)和PCB LAYOUT

    求AD10使用的詳細(xì)使用教程(包括線路原理圖設(shè)計(jì)和PCB LAYOUT),哪位大師有幫忙共享下,不勝感激!
    發(fā)表于 07-05 09:21

    怎樣才能讓layout原理圖比較功能可以正常運(yùn)行?

    請(qǐng)教各位一個(gè)問題我的cadence IC 6.16 里的layout原理圖比較功能需要glibxx3.4.9,如果我將glibxx 更新為glibxx3.4.9 以上的版本,是否layout
    發(fā)表于 06-25 07:33

    單極性電壓輸出原理圖

    單極性電壓輸出原理圖 單極性電壓輸出原理圖
    發(fā)表于 01-14 13:01 ?3076次閱讀
    單極性電壓<b class='flag-5'>輸出</b><b class='flag-5'>原理圖</b>

    PADS Logic_Layout原理圖與電路板設(shè)計(jì)

    PADS Logic_Layout原理圖與電路板設(shè)計(jì)
    發(fā)表于 09-09 16:07 ?1次下載

    RK616&RK618原理圖詳解及LAYOUT注意事項(xiàng)

    RK616&RK618原理圖詳解及LAYOUT注意事項(xiàng)。
    發(fā)表于 03-14 13:58 ?0次下載

    將PCB原理圖傳遞版圖設(shè)計(jì)的六大技巧

    PCB最佳設(shè)計(jì)方法是將PCB原理圖傳遞給版圖(layout)設(shè)計(jì)時(shí)需要考慮的六件事。本文中提到的所有例子都是用Multisim設(shè)計(jì)環(huán)境開發(fā)的,不過在使用不同的EDA工具時(shí)相同的概念同樣適用,工程師
    發(fā)表于 11-04 19:26 ?2297次閱讀
    將PCB<b class='flag-5'>原理圖</b>傳遞<b class='flag-5'>到</b>版圖設(shè)計(jì)的六大技巧

    OrCADCaptureCIS原理圖設(shè)計(jì)教程

    OrCADCaptureCIS原理圖設(shè)計(jì)教程和功率電感的挑選與Layout注意事項(xiàng)
    發(fā)表于 09-27 13:11 ?29次下載

    如何將PCB原理圖傳遞版圖

    PCB最佳設(shè)計(jì)方法:將PCB原理圖傳遞給版圖(layout)設(shè)計(jì)時(shí)需要考慮的六件事。
    發(fā)表于 08-21 17:16 ?2297次閱讀

    ADC1443D-53D 評(píng)估板 原理圖s&Layout

    ADC1443D-53D 評(píng)估板 原理圖s&Layout
    發(fā)表于 03-29 19:48 ?0次下載
    ADC1443D-53D 評(píng)估板 <b class='flag-5'>原理圖</b>s&<b class='flag-5'>Layout</b>

    ADC1443D-53D 評(píng)估板 原理圖s&Layout

    ADC1443D-53D 評(píng)估板 原理圖s&Layout
    發(fā)表于 07-12 19:55 ?0次下載
    ADC1443D-53D 評(píng)估板 <b class='flag-5'>原理圖</b>s&<b class='flag-5'>Layout</b>

    PADS教程3:原理圖繪制

    學(xué)會(huì)此教程可以自行完成原理圖繪制和PCB Layout
    發(fā)表于 07-26 18:19 ?1次下載