0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)序分析基本概念介紹—Timing Arc

冬至子 ? 來源:數(shù)字后端IC芯片設(shè)計(jì) ? 作者:Tao ? 2023-07-06 15:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天我們要介紹的時(shí)序基本概念是 Timing arc ,中文名時(shí)序弧。這是timing計(jì)算最基本的組成元素,在昨天的lib庫介紹中,大部分時(shí)序信息都以Timing arc呈現(xiàn)。如果兩個(gè)pin之間在timing上存在因果關(guān)系,我們就把這種時(shí)序關(guān)系稱為Timing arc,主要分為定義時(shí)序延遲,和定義時(shí)序檢查兩種。為啥叫它時(shí)序弧?因?yàn)闀r(shí)序圖中經(jīng)常用一條弧形線段來表示它。如下圖所示:cell的timing arc定義在lib中,net之間沒有timing arc, 它的delay則有RC參數(shù)計(jì)算而出。

圖片

時(shí)序延遲的Timing arc :有以下幾種

Combinational Timing Arc

Edge Timing Arc

Preset and Clear Timing Arc

Three State Enable & Disable Timing Arc

時(shí)序檢查的Timing arc :有以下幾種

Setup Timing Arc

Hold Timing Arc

Recovery Timing Arc

Removal Timing Arc

Width Timing Arc

首先看 Combinational Timing Arc ,Combinational Timing Arc 是最基本的Timing Arc。Timing Arc 如果不特別指明的話,就是屬于此類。如下圖所示,定義了從特定輸入到特定輸出(A到Z)的延遲時(shí)間。

Combinational Timing Arc 的Sense有三種,分別是 inverting (或 negative unate), non-inverting (或 positive unate)以及 non-unate 。當(dāng)Timing Arc 相關(guān)之特定輸出(下圖Z)信號(hào)變化方向和特定輸入(下圖A)信號(hào)變化方向相反(如輸入由0變1,輸出由1變0),則此Timing Arc 為inverting sense。

反之,輸出輸入信號(hào)變化方向一致的話,則此Timing Arc 為non-inverting sense。當(dāng)特定輸出無法由特定輸入單獨(dú)決定時(shí),此Timing Arc 為non-unate。

圖片

其它的Timing Arc 說明如下。

Setup Timing Arc :定義時(shí)序組件(Sequential Cell,如Flip-Flop、Latch 等)所需的Setup Time,依據(jù)Clock上升或下降分為2類(圖五)。

Hold Timing Arc :定義時(shí)序組件所需的 Hold Time,依據(jù)Clock 上升或下降分為2類(圖六)。

Edge Timing Arc :定義時(shí)序組件Clock Active Edge 到數(shù)據(jù)輸出的延遲時(shí)間,依據(jù)Clock上升或下降分為2類(圖七)。

Preset and Clear Timing Arc :定義時(shí)序組件清除信號(hào)(Preset或Clear發(fā)生后,數(shù)據(jù)被清除的速度,依據(jù)清除信號(hào)上升或下降及是Preset或Clear分為4類(圖八)。這個(gè)Timing Arc 通常會(huì)被取消掉,因?yàn)樗鼤?huì)造成信號(hào)路徑產(chǎn)生回路,這對STA而言是不允許的。

Recovery Timing Arc :定義時(shí)序組件Clock Active Edge 之前,清除信號(hào)不準(zhǔn)啟動(dòng)的時(shí)間,依據(jù)Clock上升或下降分為2類(圖九)。

Removal Timing Arc :定義序向組件Clock Active Edge 之后,清除信號(hào)不準(zhǔn)啟動(dòng)的時(shí)間,依據(jù)Clock上升或下降分為2類(圖十)。

Three State Enable & Disable Timing Arc :定義 Tri-State 組件致能信號(hào)(Enable)到輸出的延遲時(shí)間,依據(jù)Enable或Disable分為2類。(圖十一)

Width Timing Arc :定義信號(hào)需維持穩(wěn)定的最短時(shí)間,依據(jù)信號(hào)維持在0或1的位準(zhǔn)分為2類。(圖十二)

圖片

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)序分析
    +關(guān)注

    關(guān)注

    2

    文章

    127

    瀏覽量

    23211
  • ARC
    ARC
    +關(guān)注

    關(guān)注

    0

    文章

    47

    瀏覽量

    16786
  • STA
    STA
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    19291
  • 時(shí)序分析器
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    5362
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

  • jf_745533901

評論

相關(guān)推薦
熱點(diǎn)推薦

時(shí)序分析基本概念介紹——時(shí)序庫Lib,除了這些你還想知道什么?

時(shí)序分析基本概念介紹——時(shí)序庫Lib。用于描述物理單元的時(shí)序和功耗信息的重要庫文件。lib庫是最
的頭像 發(fā)表于 12-15 17:11 ?1.3w次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>——<b class='flag-5'>時(shí)序</b>庫Lib,除了這些你還想知道什么?

詳細(xì)介紹時(shí)序基本概念Timing arc

時(shí)序分析基本概念介紹——Timing Arc
的頭像 發(fā)表于 01-02 09:29 ?2.5w次閱讀
詳細(xì)<b class='flag-5'>介紹</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>基本概念</b><b class='flag-5'>Timing</b> <b class='flag-5'>arc</b>

時(shí)序分析基本概念ETM的詳細(xì)介紹及如何應(yīng)用的資料概述

今天我們要介紹時(shí)序分析概念是ETM。全稱extracted timing model。這是在層次化設(shè)計(jì)中必須要使用的一個(gè)
的頭像 發(fā)表于 09-24 19:30 ?1.8w次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>ETM的詳細(xì)<b class='flag-5'>介紹</b>及如何應(yīng)用的資料概述

時(shí)序分析時(shí)序約束的基本概念詳細(xì)說明

時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題,也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來,先介紹時(shí)序分析中的一些
發(fā)表于 01-08 16:57 ?28次下載
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b>和<b class='flag-5'>時(shí)序</b>約束的<b class='flag-5'>基本概念</b>詳細(xì)說明

FPGA設(shè)計(jì)中時(shí)序分析基本概念

時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題,也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來,先介紹時(shí)序分析中的一些
的頭像 發(fā)表于 03-18 11:07 ?3342次閱讀

介紹時(shí)序分析基本概念lookup table

今天要介紹時(shí)序分析基本概念是lookup table。中文全稱時(shí)序查找表。
的頭像 發(fā)表于 07-03 14:30 ?2159次閱讀
<b class='flag-5'>介紹</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>lookup table

時(shí)序分析概念min pulse width介紹

今天我們要介紹時(shí)序分析概念是 **min pulse width** ,全稱為最小脈沖寬度檢查。這也是一種非常重要的timing
的頭像 發(fā)表于 07-03 14:54 ?4187次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>概念</b>min pulse width<b class='flag-5'>介紹</b>

AOCV時(shí)序分析概念介紹

今天我們要介紹時(shí)序分析概念是 **AOCV** 。全稱Stage Based Advanced OCV。我們知道,在OCV分析過程中,我們
的頭像 發(fā)表于 07-03 16:29 ?2530次閱讀
AOCV<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>概念</b><b class='flag-5'>介紹</b>

時(shí)序分析基本概念介紹&lt;Latency&gt;

今天要介紹時(shí)序分析基本概念是Latency, 時(shí)鐘傳播延遲。主要指從Clock源到時(shí)序組件Clock輸入端的延遲時(shí)間。
的頭像 發(fā)表于 07-04 15:37 ?3792次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&lt;Latency&gt;

介紹時(shí)序分析基本概念MMMC

今天我們要介紹時(shí)序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角
的頭像 發(fā)表于 07-04 15:40 ?3333次閱讀
<b class='flag-5'>介紹</b><b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>MMMC

時(shí)序分析基本概念介紹&lt;Skew&gt;

今天要介紹時(shí)序分析基本概念是skew,我們稱為偏差。
的頭像 發(fā)表于 07-05 10:29 ?4378次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&lt;Skew&gt;

時(shí)序分析Slew/Transition基本概念介紹

今天要介紹時(shí)序分析基本概念是Slew,信號(hào)轉(zhuǎn)換時(shí)間,也被稱為transition time。
的頭像 發(fā)表于 07-05 14:50 ?4413次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b>Slew/Transition<b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>

什么是時(shí)序路徑timing path呢?

今天我們要介紹時(shí)序分析概念是 **時(shí)序路徑** (Timing Path)。STA軟件是基于
的頭像 發(fā)表于 07-05 14:54 ?2765次閱讀
什么是<b class='flag-5'>時(shí)序</b>路徑<b class='flag-5'>timing</b> path呢?

時(shí)序分析基本概念介紹&lt;Virtual Clock&gt;

今天我們介紹時(shí)序分析基本概念是Virtual Clock,中文名稱是虛擬時(shí)鐘。
的頭像 發(fā)表于 07-07 16:52 ?1894次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&lt;Virtual Clock&gt;

時(shí)序分析基本概念介紹&lt;ILM&gt;

今天我們要介紹時(shí)序分析基本概念是ILM, 全稱Interface Logic Model。是一種block的結(jié)構(gòu)模型。
的頭像 發(fā)表于 07-07 17:26 ?3633次閱讀
<b class='flag-5'>時(shí)序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&lt;ILM&gt;

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會(huì)員交流學(xué)習(xí)
  • 獲取您個(gè)性化的科技前沿技術(shù)信息
  • 參加活動(dòng)獲取豐厚的禮品