“去耦”電容其作用究竟是什么？

“去耦”電容并沒有去除來自電源網(wǎng)絡(luò)或某個(gè)“神秘來源”耦合過來的噪聲，從這個(gè)角度講，“去耦”電容的命名存在一定的誤導(dǎo)性。如果電源上存在噪聲，一般情況下是由于負(fù)載電路需要從電源網(wǎng)絡(luò)汲取較大的電流，而電源傳輸網(wǎng)絡(luò)(PDS)的輸出阻抗較高造成的。結(jié)果是當(dāng)負(fù)載電流較大時(shí)，終端產(chǎn)生了電壓降，從而導(dǎo)致了紋波。而“去耦”電容在電源傳輸網(wǎng)絡(luò)中的真正作用是：在保證自身阻抗較小的同時(shí)，當(dāng)負(fù)載電路切換狀態(tài)需要電流時(shí)，為其提供支持。懂了這一點(diǎn)，就會(huì)比較容易理解為何每個(gè)電源傳輸網(wǎng)絡(luò)都需要使用不同容值的多個(gè)電容。

電容的類型

通常來說，電容的容值越大，尺寸也越大。在大多數(shù)情況下，電容的物理尺寸、封裝類型、材質(zhì)及安裝方式比容值更重要。所有的電容都有寄生參數(shù)，而寄生參數(shù)決定了電容在不同頻率下是否有效。

最常見的“去耦”電容包括以下幾種類型：

鋁電解電容

如下圖所示，無論是貼片的還是直插的，只要在PCB上看到的“直直挺立”的電容，基本上都是鋁電解電容。

鋁電解電容的特點(diǎn)是：

• 容值大、體積大、耐高壓、ESR低
• 由于電解液的揮發(fā)，使用時(shí)間久會(huì)導(dǎo)致容值下降

鋁電解電容在高壓應(yīng)用中（比如48V的DC-DC輸入端）非常常見。但由于尺寸較大的原因，在低壓場(chǎng)景中較少使用。

鉭電容

鉭電容是高性能的代名詞，也屬于電解電容的一種，使用金屬鉭做介質(zhì)，而非電解液，因此很適合在高溫下工作。美系廠家(Kemet, AVX)的鉭電容喜歡用黃色，而日系廠家(SANYO)喜歡用黑色。

鉭電容的特點(diǎn)是：

• 1 uF到1000 uF、中等尺寸（體積小且能達(dá)到較高容量）、耐壓低、ESR低
• 價(jià)格貴，選擇少，但失效率低

隨著鋁電容的推廣，在很多低端場(chǎng)合，鉭電容有被替代的趨勢(shì)。但在高端領(lǐng)域，比如軍工，鉭電容仍是當(dāng)之無愧的王者。在某些高端的消費(fèi)電子領(lǐng)域，也可以看到鉭電容的身影。比如下圖中的高端顯卡：

陶瓷電容

陶瓷電容是最小也最便宜的。最近受疫情影響，缺貨嚴(yán)重的MLCC(Multi-layer Ceramic Capacitor)就是片式多層陶瓷電容器英文縮寫。

陶瓷電容有各種不同的尺寸、容值和耐壓值。根據(jù)電解質(zhì)材質(zhì)的不同，陶瓷電容也分很多品類。比如使用X7R做為電解質(zhì)的陶瓷電容質(zhì)量較好，它有極高的電壓穩(wěn)定性及很低的ESR，且溫度范圍比較寬，非常適合濾波、去耦的場(chǎng)合；又如以Y5V做為電解質(zhì)的陶瓷電容，它的特點(diǎn)是介電常數(shù)較高，因此單位容量的電容值較高，從這個(gè)角度講應(yīng)該比較適合“去耦”的應(yīng)用場(chǎng)合，但其穩(wěn)定性較差，隨溫度及電壓變化大，因此不是很好的“去耦”選擇。

陶瓷電容的特點(diǎn)是：

• 容值小、尺寸小、ESR低
• 價(jià)格最低、可靠性高

排容

排容是由若干個(gè)電容排列而成的電容陣列，應(yīng)用于對(duì)元器件空間要求嚴(yán)格的PCB，如手提電腦，PDA，手提電話等，特別適用于輸入，輸出接口電路。從性能上講，排容可以降低電容的ESL。但排容的價(jià)格至少10倍于同等容值的陶瓷電容（以0603為例）。如果為了省錢，并聯(lián)兩個(gè)0603的陶瓷電容同樣可以達(dá)到一個(gè)排容的ESL。

排容的特點(diǎn)是：

• 節(jié)省PCB空間，陣列式的觸點(diǎn)可以使ESL非常低
• 價(jià)格貴

電容等效電路

下圖是一個(gè)去耦電容的等效電路：

可以看到，任何一個(gè)電容都會(huì)存在兩個(gè)寄生參數(shù)，可以等效為一個(gè)串聯(lián)電阻ESR（Equivalent Series Resistance）以及一個(gè)串聯(lián)電感ESL（Equivalent Series Inductor）。

ESR、電容、ESL的阻抗如下：

因此，去耦電容的有效阻抗計(jì)算公式為：

串聯(lián)諧振

由上述公式可得，當(dāng)達(dá)到串聯(lián)諧振頻率f，使得XL=Xc時(shí)，電容的阻抗最小，即ESR的阻值。當(dāng)頻率高于諧振頻率時(shí)，電容呈現(xiàn)出電感的特性。

下圖是一個(gè)1 uF的0603陶瓷電容的頻率-阻抗曲線：

串聯(lián)諧振頻率在3.5 MHz。超過3.5 MHz后，電容的阻抗取決于ESL。

并聯(lián)諧振

如果PCB使用了電源平面對(duì)，則還需要考慮平面電容與PCB表面所有其他電容互相作用而在某個(gè)頻率產(chǎn)生的阻抗尖峰（Impedance Hole），該頻率會(huì)大于串聯(lián)諧振頻率（因?yàn)槠矫骐娙萃ǔ４笥赑CB上的電容），我們稱其為并聯(lián)諧振頻率。

下圖是PCB板上的電容等效模型：

在高頻的時(shí)候，電容“C”相當(dāng)于短路。并聯(lián)諧振頻率發(fā)生在XL(陶瓷電容的ESL)及XC-PCB(平面電容阻抗)相等的時(shí)候。

在并聯(lián)諧振頻率處，電路的阻抗幅度與陶瓷電容的ESR成反比：

如果ESR非常小，則阻抗會(huì)變得非常大。典型的問題出現(xiàn)在幾百M(fèi)Hz的時(shí)候，如果并聯(lián)諧振頻率正好等于時(shí)鐘或者某個(gè)信號(hào)的諧波頻率，則阻抗會(huì)變得很大。

因此，在選擇電容時(shí)，必須要考慮ESR在一個(gè)合理的區(qū)間內(nèi)：ESR要足夠小以保證低頻時(shí)的頻率特性，但同時(shí)需要足夠大以抑制并聯(lián)諧振頻率時(shí)的阻抗尖峰。

下圖為1 uF的0603陶瓷電容及PCB平面電容為10 nF時(shí)的頻率-阻抗曲線：

圖中展示了不同ESR陶瓷電容在串聯(lián)諧振頻率及并聯(lián)諧振下的阻抗。粉紅色的曲線為PCB平面電容。可以看到并聯(lián)諧振時(shí)的阻抗總是高于PCB平面電容阻抗本身。當(dāng)ESR為20毫歐時(shí)，在并聯(lián)諧振頻率35.6 MHz處，阻抗尖峰達(dá)到了9.5歐姆。

去耦電容特性測(cè)量

下圖為測(cè)量“去耦”電容特性的參考電路及實(shí)際測(cè)試的情況：

下圖為常用去耦電容的特性：

最后一列Fres為電容的串聯(lián)諧振頻率，超過這一頻率，電容就會(huì)表現(xiàn)為感性，其阻抗就會(huì)迅速變大。以上數(shù)據(jù)來源于電源平面與裝配去耦電容層非常接近的情況，電容的焊盤到電源平面的過孔長(zhǎng)度只有11 mils。

下圖是不同3種不同類型電容的頻率響應(yīng)曲線：

所有電容的容值都為0.1 uF，由于測(cè)試板的電容焊盤到電源平面的過孔長(zhǎng)度略大（30 mils），因此測(cè)出的ESL與上表相比略大：

平面電容

從上面的表格中可以看到，即使使用了容值僅為0.01 uF的電容，其串聯(lián)諧振頻率也僅能達(dá)到50 MHz。如果頻率更高，就無法為負(fù)載提供低阻抗的路徑了。這時(shí)，就必須使用電源平面對(duì)。關(guān)于電源平面對(duì)，在上一章節(jié)已經(jīng)介紹過，這里不再贅述。再?gòu)?qiáng)調(diào)一下結(jié)論：

當(dāng)VDD與GND的電解質(zhì)厚度為3 mils時(shí)，電源平面電容為每平方英寸300 pF。如果考慮到AntiPad或者過孔到平面的間距，有效容值約為85%左右；對(duì)于BGA器件，由于存在較多的過孔，其有效容值只能達(dá)到70%左右。

去耦電容的擺放

開始這個(gè)話題前，先明確一個(gè)概念：電源平面對(duì)的ESL遠(yuǎn)小于普通電容（篇幅原因，不再詳細(xì)分析原因）。

所有人都告訴我們，去耦電容應(yīng)盡可能接近芯片的電源和地。這個(gè)結(jié)論是不是絕對(duì)的呢？

其實(shí)更正確的說法應(yīng)當(dāng)是：如果不存在電源平面（對(duì)），去耦電容應(yīng)盡可能接近芯片的電源和地。如果存在合理設(shè)計(jì)的電源平面（即存在平面電容），去耦電容擺放的位置并不會(huì)造成太大的影響，考慮如何更方便地進(jìn)行走線或者裝配，比電容的位置更重要。

下圖是一個(gè)電容測(cè)試板，有8個(gè)平面、6個(gè)信號(hào)層及2個(gè)外層。使用配合測(cè)量的電源/地平面容值為15.77 nF。測(cè)試板的左側(cè)是兩根焊在PCB上的同軸電纜引線，用于測(cè)量。

由于電源平面對(duì)的感抗很低，電容的擺放位置并沒有那么重要，此時(shí)更應(yīng)該考慮的是過孔的長(zhǎng)度(表面到地平面)以及電源平面到IC的距離。

為了驗(yàn)證電容在不同位置的效果，我們沿著板長(zhǎng)的方向，每隔2.5''擺放一個(gè)0.1 uF的0603電容，下圖是實(shí)際測(cè)出的在不同位置擺放電容時(shí)阻抗-頻率曲線：

放大細(xì)節(jié)：

可以看到，電容不同的位置只是使串聯(lián)諧振頻率偏移了8%左右；而并聯(lián)諧振頻率幾乎沒有差異?？梢姡陔娫雌矫?地平面設(shè)計(jì)良好的情況下，去耦電容擺放的位置并沒有太大的影響。