西安紫光國芯在VLSI 2023發(fā)表嵌入式多層陣列DRAM論文

近日，西安紫光國芯半導體股份有限公司(以下簡稱“西安紫光國芯”)在VLSI 2023技術(shù)與電路研討會上(2023 Symposium on VLSI Technology and Circuits)公開發(fā)表了技術(shù)論文——《基于小間距混合鍵合和mini-TSV的135 GBps/Gbit 0.66 pJ/bit 嵌入式多層陣列 DRAM》(135 GBps/Gbit 0.66 pJ/bit Stacked Embedded DRAM with Multilayer Arrays by Fine Pitch Hybrid Bonding and Mini-TSV)。該論文的發(fā)表，是西安紫光國芯在SeDRAM方向上持續(xù)創(chuàng)新的最新突破。

本年度 VLSI 會議共收到全球投稿 632 篇，在最終錄取的212 篇中，僅有2篇來自中國內(nèi)地企業(yè)，其中1篇便是來自西安紫光國芯的嵌入式多層陣列DRAM論文。

本次VLSI 2023上，西安紫光國芯發(fā)布的新一代多層陣列SeDRAM，相較于上一代單層陣列結(jié)構(gòu)，新一代技術(shù)平臺主要采用了低溫混合鍵合技術(shù)(Hybrid Bonding，HB)和mini-TSV堆積技術(shù)。該技術(shù)平臺每Gbit由2048個數(shù)據(jù)接口組成，每個接口數(shù)據(jù)速度達541 Mbps，最終實現(xiàn)業(yè)界領先的135 GBps/Gbit帶寬和0.66 pJ/bit能效，為疊加更多層DRAM陣列結(jié)構(gòu)提供先進有效的解決方案。

論文通訊作者西安紫光國芯總經(jīng)理江喜平表示，“2020年IEDM我們發(fā)布了第一代SeDRAM技術(shù)，之后我們實現(xiàn)了多款產(chǎn)品的大規(guī)模量產(chǎn)。這次發(fā)布的新一代多層陣列SeDRAM技術(shù)，實現(xiàn)了更小的電容電阻、更大的帶寬和容量，可廣泛應用于近存計算、大數(shù)據(jù)處理和高性能計算等領域?！?/p>

西安紫光國芯異質(zhì)集成嵌入式DRAM(SeDRAM)基于混合鍵合技術(shù)實現(xiàn)了邏輯單元和DRAM陣列三維集成，多項研發(fā)成果已先后在IEDM 2020、CICC 2021、ISSCC 2022等多個期刊和會議上公開發(fā)表和作專題報告。

審核編輯：湯梓紅