0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣通過(guò)設(shè)置clock group來(lái)確認(rèn)各個(gè)時(shí)鐘之間的關(guān)系?

冬至子 ? 來(lái)源:數(shù)字后端IC芯片設(shè)計(jì) ? 作者:Tao濤 ? 2023-07-03 14:37 ? 次閱讀

今天我們要介紹的時(shí)序分析基本概念是 clock group,簡(jiǎn)稱時(shí)鐘組。 定義完時(shí)鐘后,我們也需要通過(guò)設(shè)置clock group來(lái)確認(rèn)各個(gè)時(shí)鐘之間的關(guān)系。

工具不會(huì)對(duì)處于不同clock group的時(shí)鐘檢查時(shí)序。這是很重要的一步,因?yàn)橥ǔN覀冞€需要做cross domain check, 如果clock group設(shè)錯(cuò)了, 會(huì)導(dǎo)致整個(gè)STA檢查錯(cuò)誤。一般有三種類型的clock group屬性選擇:

asynchronous

physically_exclusive

logically_exclusive

asynchronous代表兩個(gè)異步的clock group,工具會(huì)做正常的SI分析。

logically_exclusive代表兩個(gè)clock group在邏輯上相互排斥,比如兩個(gè)clock經(jīng)過(guò)MUX選擇器。工具分析SI時(shí),采用 infinite window(信號(hào)全部翻轉(zhuǎn)),而不是看具體的timing window,較為悲觀。

physically_exclusive代表兩個(gè)clock group在物理意義上相互排斥,比如在一個(gè)source pin上定義了兩個(gè)時(shí)鐘。這時(shí)候,工具會(huì)禁止分析SI。

一個(gè)簡(jiǎn)單的例子:

圖片

set_clock_group -name groupA -physically_exclusive \\

-group "CLK1A" -group "CLK1B"

set_clock_group -name groupB -logically_exclusive \\

-group "CLK1A CLK1B CLK3" -group "CLK2" -group "CLK4"

圖片

set_clock_group -name aysnc_group -asynchronous \\

-group CLK1 -group CLK2

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1879

    瀏覽量

    132828
  • 時(shí)序分析
    +關(guān)注

    關(guān)注

    2

    文章

    127

    瀏覽量

    22819
  • Mux
    Mux
    +關(guān)注

    關(guān)注

    0

    文章

    40

    瀏覽量

    23665
  • 選擇器
    +關(guān)注

    關(guān)注

    0

    文章

    109

    瀏覽量

    14755
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    127

    瀏覽量

    17518
收藏 0人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    電源管理之clock驅(qū)動(dòng)構(gòu)架設(shè)計(jì)解決方案

    Clock 時(shí)鐘就是 SoC 中的脈搏,由它來(lái)控制各個(gè)部件按各自的節(jié)奏跳動(dòng)。比如,CPU主頻設(shè)置,串口的波特率
    發(fā)表于 11-29 09:53 ?1432次閱讀
    電源管理之<b class='flag-5'>clock</b>驅(qū)動(dòng)構(gòu)架設(shè)計(jì)解決方案

    在PSoC4000的UART Bootloader中不能將引導(dǎo)加載程序時(shí)鐘資源設(shè)置為extCLK嗎?

    啟動(dòng)。 我們已確認(rèn),如果引導(dǎo)加載程序時(shí)鐘資源為 IMO,則固件更新 CAN 成功完成。 &lt; Bootloader project clock settings : IMO
    發(fā)表于 01-22 06:52

    時(shí)序約束之時(shí)鐘組約束

    vivado默認(rèn)計(jì)算所有時(shí)鐘之間的路徑,通過(guò)set_clock_groups命令可禁止在所標(biāo)識(shí)的時(shí)鐘
    發(fā)表于 09-21 12:40

    請(qǐng)問(wèn)ad9361各個(gè)時(shí)鐘關(guān)系是什么?

    tx frequency rx frequency 和BBPLL 是三個(gè)獨(dú)立的東西嗎?ADC clockdac clock和tx freqrx freqBBPLL 是什么關(guān)系?端口上的DATA_CLK和tx freqrx freqBBPLL 是什么
    發(fā)表于 09-26 17:44

    過(guò)孔直徑和線寬有什么關(guān)系?它們之間關(guān)系是怎么設(shè)置的?

    過(guò)孔的直徑一定要和線寬一樣大小么? 比如過(guò)孔直徑是0.3mm,那么我通過(guò)這個(gè)過(guò)孔的導(dǎo)線也應(yīng)該設(shè)置成0.3mm?還是說(shuō)這兩者的關(guān)系是獨(dú)立的,比如我孔徑設(shè)置成0.3mm.過(guò)這個(gè)孔的線
    發(fā)表于 04-03 06:24

    I / O和時(shí)鐘區(qū)域之間是什么關(guān)系

    你好,我是新的virtex 4設(shè)計(jì)師。有人可以告訴I / O和時(shí)鐘區(qū)域之間關(guān)系。這可能是一個(gè)時(shí)鐘能夠i / o驅(qū)動(dòng)多個(gè)BUFIO和更進(jìn)一步的BUFR?提前致謝。求愛
    發(fā)表于 06-03 07:22

    輸入時(shí)鐘和采樣率之間有什么關(guān)系?

    評(píng)估板的頻率是多少?輸入時(shí)鐘和采樣率之間有什么關(guān)系?我最初的想法是使用與FPGA(200Mhz)相同的差分時(shí)鐘來(lái)驅(qū)動(dòng)ADC,但由于高抖動(dòng),似
    發(fā)表于 06-17 09:21

    STM32微控制器的時(shí)鐘樹和STM32CubeMX Clock Configuration的配置關(guān)系是什么?

    STM32微控制器的時(shí)鐘樹和STM32CubeMX Clock Configuration的配置關(guān)系是什么?
    發(fā)表于 02-14 07:12

    Vivado時(shí)鐘分組約束的三類應(yīng)用

    在Vivado中通過(guò)set_clock_groups來(lái)約束不同的時(shí)鐘組,它有三個(gè)選項(xiàng)分別是-asynchronous,-logically_exclusive
    發(fā)表于 02-08 08:39 ?1235次閱讀
    Vivado<b class='flag-5'>時(shí)鐘</b>分組約束的三類應(yīng)用

    邊緣計(jì)算與云計(jì)算之間怎樣關(guān)系

    然而,在飛速發(fā)展的背后,許多企業(yè)與組織仍對(duì)邊緣計(jì)算存有諸多疑問(wèn),邊緣計(jì)算與云計(jì)算之間怎樣關(guān)系?邊緣計(jì)算為何在近幾年間“突飛猛進(jìn)”?邊緣數(shù)據(jù)的增長(zhǎng)又將給企業(yè)帶來(lái)怎樣的機(jī)遇和挑戰(zhàn)?本文
    的頭像 發(fā)表于 09-10 13:58 ?5545次閱讀

    機(jī)械周期、時(shí)鐘周期、脈沖、晶振頻率之間關(guān)系

    機(jī)械周期、時(shí)鐘周期、脈沖、晶振頻率之間關(guān)系晶振頻率與脈沖的關(guān)系時(shí)鐘周期與脈沖的關(guān)系機(jī)械周期與
    發(fā)表于 01-13 10:45 ?10次下載
    機(jī)械周期、<b class='flag-5'>時(shí)鐘</b>周期、脈沖、晶振頻率<b class='flag-5'>之間</b>的<b class='flag-5'>關(guān)系</b>

    Gowin時(shí)鐘資源(Clock)用戶指南

    電子發(fā)燒友網(wǎng)站提供《Gowin時(shí)鐘資源(Clock)用戶指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-14 14:23 ?0次下載
    Gowin<b class='flag-5'>時(shí)鐘</b>資源(<b class='flag-5'>Clock</b>)用戶指南

    RQS_CLOCK-12時(shí)鐘設(shè)置建議

    在本篇博文中,我們來(lái)聊聊“RQS_CLOCK-12”時(shí)鐘設(shè)置建議以及它如何幫助達(dá)成時(shí)序收斂。
    的頭像 發(fā)表于 07-26 09:53 ?1037次閱讀
    RQS_<b class='flag-5'>CLOCK</b>-12<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>設(shè)置</b>建議

    時(shí)鐘子系統(tǒng)中clock驅(qū)動(dòng)實(shí)例

    都要早期,因此clock驅(qū)動(dòng)是在內(nèi)核中進(jìn)行實(shí)現(xiàn)。 在內(nèi)核的 drivers/clk 目錄下,可以看到各個(gè)芯片廠商對(duì)各自芯片clock驅(qū)動(dòng)的實(shí)現(xiàn): 下面以一個(gè)簡(jiǎn)單的時(shí)鐘樹,舉例說(shuō)明一個(gè)
    的頭像 發(fā)表于 09-27 14:39 ?1125次閱讀
    <b class='flag-5'>時(shí)鐘</b>子系統(tǒng)中<b class='flag-5'>clock</b>驅(qū)動(dòng)實(shí)例

    運(yùn)放的同相輸入端和反相輸入端之間的電阻怎樣設(shè)置?

    運(yùn)放的同相輸入端和反相輸入端之間的電阻怎樣設(shè)置?需要遵守什么原則?以及反饋部分的電阻? 運(yùn)放的同相輸入端和反相輸入端之間的電阻設(shè)置是一個(gè)非常
    的頭像 發(fā)表于 10-26 17:30 ?6840次閱讀

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品