中科院計(jì)算所等機(jī)構(gòu)推出了世界首個完全由AI設(shè)計(jì)的CPU芯片

中科院計(jì)算所等機(jī)構(gòu)推出了世界首個完全由AI設(shè)計(jì)的CPU芯片，不僅比目前GPT-4所能設(shè)計(jì)的電路規(guī)模大了4000倍，而且性能也達(dá)到了與Intel 486相當(dāng)?shù)乃健?/p>

中科院計(jì)算所的處理器芯片全國重點(diǎn)實(shí)驗(yàn)室及其合作單位，用AI技術(shù)設(shè)計(jì)出了世界上首個無人工干預(yù)、全自動生成的CPU芯片——啟蒙1號。 這顆完全由AI設(shè)計(jì)的32位RISC-V CPU，相比GPT-4目前所能設(shè)計(jì)的電路規(guī)模大4000倍，并可運(yùn)行Linux操作系統(tǒng)，且性能堪比Intel 486。 而這項(xiàng)研究，更是有望顛覆傳統(tǒng)的芯片設(shè)計(jì)流程！

論文地址：https://arxiv.org/pdf/2306.12456

世界首個AI全自動生成的CPU芯片

眾所周知，CPU設(shè)計(jì)是一項(xiàng)非常挑戰(zhàn)且耗費(fèi)人力和資源的工作。 這通常需要由工程師團(tuán)隊(duì)編寫代碼（如Verilog、Chisel或C/C++等），然后在電子設(shè)計(jì)自動化（EDA）工具（如邏輯綜合或高層次綜合工具）的輔助下生成電路邏輯。 除此之外，工程師團(tuán)隊(duì)針對人工編寫的代碼，還需反復(fù)使用測試用例對其進(jìn)行迭代的功能驗(yàn)證和性能/功耗優(yōu)化。 然而，該過程極其復(fù)雜瑣碎，通常需要上百人團(tuán)隊(duì)迭代數(shù)月或數(shù)年才能完成。以典型Intel CPU為例，超過500位工程師花了兩年時間才完成整個設(shè)計(jì)過程[1]。

為了減少人力和資源投入，研究人員采用AI技術(shù)直接從測試用例的輸入-輸出（IO）自動生成CPU設(shè)計(jì)，無需工程師提供任何代碼或自然語言描述。 該方法在5小時內(nèi)生成了超過4,000,000個邏輯門的32位RISC-V CPU——啟蒙1號（見圖1），比目前GPT-4所能設(shè)計(jì)的電路規(guī)模大4000倍。

圖1 啟蒙1號芯片版圖及實(shí)物圖，其中CPU核部分完全由算法自動生成，芯片于2021年12月采用65nm工藝流片，運(yùn)行頻率300MHz

該CPU于2021年12月流片，回片后成功運(yùn)行了Linux操作系統(tǒng)和SPEC CPU 2000程序，其性能與Intel 486 CPU相當(dāng)（見圖2）。 啟蒙1號是世界上首個無人工干預(yù)、全自動生成的CPU芯片。該方法甚至自主地發(fā)現(xiàn)了包含控制器和運(yùn)算器等在內(nèi)的馮諾依曼架構(gòu)，為后續(xù)發(fā)現(xiàn)人類未知的體系結(jié)構(gòu)優(yōu)化知識提供了參考。

圖2啟蒙1號芯片可以成功運(yùn)行Linux操作系統(tǒng)及性能對比（CPU-AI為啟蒙1號）

全自動CPU設(shè)計(jì)：設(shè)計(jì)流程及挑戰(zhàn)

與傳統(tǒng)CPU設(shè)計(jì)流程中需要大量人工參與不同，研究人員考慮使用「輸入-輸出（IO）」作為輸入，因?yàn)镮O可以從大量現(xiàn)成的測試用例中直接獲取或自動生成。 因此，可以將CPU自動設(shè)計(jì)問題形式化為「滿足輸入-輸出規(guī)范的電路邏輯生成問題」。 這也使得傳統(tǒng)的CPU設(shè)計(jì)流程發(fā)生了巨大變化：只需測試用例即可以直接生成滿足功能需求的電路邏輯，摒棄了傳統(tǒng)設(shè)計(jì)流程中非常耗時的、依賴人工的邏輯設(shè)計(jì)與驗(yàn)證環(huán)節(jié)（見圖3）。

圖3 (a)傳統(tǒng)的CPU設(shè)計(jì)流程包括耗時的邏輯設(shè)計(jì)與驗(yàn)證；(b)所提出的全自動CPU設(shè)計(jì)流程直接從IO生成保證功能正確的電路邏輯

然而，從IO生成滿足規(guī)范的電路邏輯面臨兩大挑戰(zhàn)： （1）規(guī)模挑戰(zhàn)：在沒有任何專家給出的形式化或非形式化電路描述時，設(shè)計(jì)空間大小等同于全部可能存在的電路設(shè)計(jì)。對于以IO描述的電路來說，一個典型RISC-V CPU的設(shè)計(jì)空間約為；在如此巨大空間中找到功能正確的CPU超出了當(dāng)前自動化設(shè)計(jì)方法的能力； （2）精度挑戰(zhàn)：生成的目標(biāo)電路邏輯必須要足夠精確（例如功能驗(yàn)證準(zhǔn)確率>99.99999999999%），否則任何微小錯誤都將造成巨大損失，這遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)AI算法和應(yīng)用對精度的要求。

符號主義的重生：基于BSD的電路自動設(shè)計(jì)方法

針對前面所提到的挑戰(zhàn)，不同于傳統(tǒng)基于連接主義的深度學(xué)習(xí)方法，研究人員所提出的方法是基于對二元決策圖（Binary Decision Diagram，BDD）進(jìn)行擴(kuò)展的二元猜測圖（Binary Speculation Diagram, BSD）。 與傳統(tǒng)的BDD構(gòu)建依賴于形式化的描述不同，BSD使用常數(shù)0/1對BDD中的子圖進(jìn)行功能猜測。 在設(shè)計(jì)流程中，首先使用僅有1個節(jié)點(diǎn)的BSD作為對未知黑盒函數(shù)的初始估計(jì)，然后利用動態(tài)規(guī)劃方法逐步增加BSD中的節(jié)點(diǎn)個數(shù)，從而豐富電路細(xì)節(jié)（見圖4）。該工作理論上證明了隨著BSD節(jié)點(diǎn)個數(shù)的增加，其電路準(zhǔn)確率會逐步提升。

圖4 具體的電路生成流程：從1個節(jié)點(diǎn)的BSD出發(fā)，逐步增加BSD中的節(jié)點(diǎn)個數(shù)以豐富電路細(xì)節(jié)

自主發(fā)現(xiàn)人類知識：蘊(yùn)含馮諾依曼架構(gòu)的CPU

此外，從IO自動生成的RISC-V CPU并不是雜亂無章的黑盒邏輯，而是蘊(yùn)含了馮諾依曼架構(gòu)的人類知識：由BSD表示的CPU設(shè)計(jì)包含了控制單元和運(yùn)算單元（見圖5）。 其中控制單元是由BSD的頂層生成，用于整個CPU的全局控制，而運(yùn)算單元則完成算術(shù)和邏輯運(yùn)算。 同時上述單元可以進(jìn)一步分解為更細(xì)粒度的子模塊，如譯碼器和ALU等，直到其最底層由基本的邏輯門構(gòu)成。

圖5 自主發(fā)現(xiàn)馮諾依曼結(jié)構(gòu)：啟蒙1號中包含了控制單元和運(yùn)算單元，同時可以進(jìn)一步分解為更細(xì)粒度的子模塊

對比與展望：不同人工智能路徑的交叉探索

自動的電路邏輯設(shè)計(jì)長期以來都是計(jì)算機(jī)科學(xué)的核心問題之一[2]。 近年來隨著人工智能技術(shù)的發(fā)展，也出現(xiàn)了一批基于行為主義和連接主義（如深度強(qiáng)化學(xué)習(xí)和GPT-4大語言模型等）的自動邏輯設(shè)計(jì)工作（見表1）。

表1自動邏輯設(shè)計(jì)的代表工作對比情況 可以看出，相關(guān)工作主要聚焦于生成單個模塊或小規(guī)模CPU，其規(guī)模與實(shí)際CPU芯片還有多個數(shù)量級的差距。 中科院計(jì)算所團(tuán)隊(duì)及其合作單位（包括中科院軟件所、中科大、寒武紀(jì)公司等）所提出的方法生成了超過4,000,000個邏輯門的完整RISC-V CPU，相比目前GPT-4所能設(shè)計(jì)的電路規(guī)模大4000倍。 同時，該工作在符號主義的框架下從理論上保證了功能正確性，顛覆了傳統(tǒng)流程中的邏輯設(shè)計(jì)和功能驗(yàn)證環(huán)節(jié)。 未來，通過符號主義、行為主義及連接主義等不同人工智能路徑的交叉探索，自動生成的CPU有望在5年或10年內(nèi)達(dá)到甚至超越人類專家所設(shè)計(jì)的CPU，徹底顛覆現(xiàn)有的芯片設(shè)計(jì)流程。

團(tuán)隊(duì)介紹

自2008年起，中科院計(jì)算所便開始長期從事芯片設(shè)計(jì)和人工智能的交叉研究。其中一項(xiàng)為人熟知的產(chǎn)出就是人工智能芯片寒武紀(jì)。

而在面向芯片設(shè)計(jì)的人工智能方法上，中科院計(jì)算所也已有十多年的積累，并且從未停止探索如何用人工智能方法使得芯片設(shè)計(jì)完全自動化。

依托中國科學(xué)院計(jì)算技術(shù)研究所建立的處理器芯片全國重點(diǎn)實(shí)驗(yàn)室，是中國科學(xué)院批準(zhǔn)正式啟動建設(shè)的首批重點(diǎn)實(shí)驗(yàn)室之一，并被科技部遴選為首批 20個標(biāo)桿全國重點(diǎn)實(shí)驗(yàn)室，2022年5月開始建設(shè)。

其中，實(shí)驗(yàn)室學(xué)術(shù)委員會主任為孫凝暉院士，實(shí)驗(yàn)室主任為陳云霽研究員。

實(shí)驗(yàn)室近年來獲得了處理器芯片領(lǐng)域首個國家自然科學(xué)獎等6項(xiàng)國家級科技獎勵；在處理器芯片領(lǐng)域國際頂級會議發(fā)表論文的數(shù)量長期列居中國第一；在國際上成功開創(chuàng)了深度學(xué)習(xí)處理器等熱門研究方向；孵化了總市值數(shù)千億元的國產(chǎn)處理器產(chǎn)業(yè)頭部企業(yè)。