搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      电子发烧友
      开通电子发烧友VIP会员 尊享10大特权
      海量资料免费下载
      精品直播免费看
      优质内容免费畅学
      课程9折专享价
      低至0.4元/天，开通VIP
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Vivado綜合階段什么約束生效？

      OpenFPGA ? 來源：XILINX開發(fā)者社區(qū) ? 2023-07-03 09:03 ? 次閱讀

      Q1

      在Vivado或其他綜合工具（如Synplify）上，綜合階段需要添加什么約束呢？

      A: Vivado綜合默認(rèn)是timing driven模式，除了IO管腳等物理約束，建議添加必要的時(shí)序約束，有利于綜合邏輯的優(yōu)化，同時(shí)綜合后的design里面可以評(píng)估時(shí)序。

      Q2

      如果綜合只是翻譯成網(wǎng)表過程，那么這些約束又有什么用呢？用來優(yōu)化網(wǎng)表結(jié)構(gòu)嗎？

      A: 所謂timing driven，時(shí)序約束的有無會(huì)對(duì)網(wǎng)表產(chǎn)生影響，幫助工具盡可能朝著設(shè)定的performance優(yōu)化網(wǎng)表。

      Q3

      我現(xiàn)在用的Synplify的edf ，這個(gè)edf 沒有加什么約束。

      在VIVADO下，EDF 作為頂層是直接跳過綜合階段的，那么就沒有優(yōu)化的過程了，這樣做實(shí)際效果就會(huì)大打折扣，我這樣理解沒錯(cuò)吧?

      A: Synplify綜合階段可以讀入sdc的，對(duì)綜合后的網(wǎng)表也有驅(qū)動(dòng)作用，具體請(qǐng)參考synopsys文檔。

      從Vivado流程來說，EDF在綜合階段是作為黑盒子，在implementation階段與其他模塊做link，如果添加了時(shí)序約束，對(duì)EDF這部分邏輯是不影響的，但剩余部分邏輯依然起作用。當(dāng)然，如果你的頂層就以EDF形式輸入，那就沒有綜合的步驟，直接在impl階段讀入約束。






      審核編輯：劉清

      阅读全文
      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • Vivado
        +關(guān)注

        關(guān)注

        19

        文章

        820

        瀏覽量

        67521

      原文標(biāo)題：【Vivado那些事兒】Vivado 綜合階段什么約束生效？

      文章出處：【微信號(hào)：Open_FPGA，微信公眾號(hào)：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 0人收藏

        評(píng)論

        相關(guān)推薦

        Xilinx FPGA案例學(xué)習(xí)之Vivado設(shè)計(jì)綜合約束

        在 Flow Navigator 中點(diǎn)擊設(shè)置, 然后選擇Synthesis,或者 selectFlow Settings Synthesis Settings。 如圖1所示： 1、綜合約束 在設(shè)置
        的頭像 發(fā)表于 11-23 14:16 ?5541次閱讀
        Xilinx FPGA案例學(xué)習(xí)之<b class='flag-5'>Vivado</b>設(shè)計(jì)<b class='flag-5'>綜合約束</b>

        Vivado開發(fā)技巧：綜合策略與合適的編譯順序

        綜合（Synthesis）是指將RTL設(shè)計(jì)轉(zhuǎn)換為門級(jí)描述。Vivado開發(fā)套件中的綜合工具是一款時(shí)序驅(qū)動(dòng)型、專為內(nèi)存使用率和性能優(yōu)化的綜合工具，支持System Verilog 201
        的頭像 發(fā)表于 12-29 14:07 ?6523次閱讀

        VIVADO時(shí)序約束及STA基礎(chǔ)

        時(shí)序約束的目的就是告訴工具當(dāng)前的時(shí)序狀態(tài)，以讓工具盡量?jī)?yōu)化時(shí)序并給出詳細(xì)的分析報(bào)告。一般在行為仿真后、綜合前即創(chuàng)建基本的時(shí)序約束。Vivado使用SDC基礎(chǔ)上的XDC腳本以文本形式
        的頭像 發(fā)表于 03-11 14:39 ?1w次閱讀

        一文詳解Vivado時(shí)序約束

        Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束
        的頭像 發(fā)表于 03-24 09:44 ?609次閱讀
        一文詳解<b class='flag-5'>Vivado</b>時(shí)序<b class='flag-5'>約束</b>

        vivado約束參考文檔

        （約束指令介紹）UG904 - Vivado Design Suite User Guide -Implementation UG906- Vivado Design Suite User Guide
        發(fā)表于 09-26 15:35

        ISE約束導(dǎo)入vivado總共分幾步

        最近有些朋友在ISE中做的V7項(xiàng)目需要切換到vivado來，但導(dǎo)入代碼后，導(dǎo)入約束時(shí)，發(fā)現(xiàn)vivado不再支持UCF文件，如果手抄UCF約束到 VI
        發(fā)表于 03-24 13:54 ?9017次閱讀
        ISE<b class='flag-5'>約束</b>導(dǎo)入<b class='flag-5'>vivado</b>總共分幾步

        Vivado綜合引擎的增量綜合流程

        從 Vivado 2019.1 版本開始，Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設(shè)計(jì)變化較小時(shí)減少總的綜合運(yùn)行時(shí)間。
        發(fā)表于 07-21 11:02 ?1795次閱讀

        Vivado進(jìn)行時(shí)序約束的兩種方式

        上面我們講的都是xdc文件的方式進(jìn)行時(shí)序約束，Vivado中還提供了兩種圖形界面的方式，幫我們進(jìn)行時(shí)序約束：時(shí)序約束編輯器（Edit Timing Constraints ）和時(shí)序
        的頭像 發(fā)表于 03-08 17:17 ?2w次閱讀
        <b class='flag-5'>Vivado</b>進(jìn)行時(shí)序<b class='flag-5'>約束</b>的兩種方式

        Vivado中XDC文件的約束順序

        很對(duì)人在使用Vivado時(shí)喜歡使用多個(gè)約束文件對(duì)整個(gè)工程進(jìn)行約束，同時(shí)Vivado允許設(shè)計(jì)者使用一個(gè)或多個(gè)約束文件。雖然使用一個(gè)
        的頭像 發(fā)表于 10-13 16:56 ?7114次閱讀

        vivado多時(shí)鐘周期約束set_multicycle_path使用

        Vivado下set_multicycle_path的使用說明 vivado下多周期路徑約束（set_multicycle_path）的使用，set_multicycle_path一般...
        發(fā)表于 12-20 19:12 ?1次下載
        <b class='flag-5'>vivado</b>多時(shí)鐘周期<b class='flag-5'>約束</b>set_multicycle_path使用

        Vivado設(shè)計(jì)約束功能概述

        XDC約束可以用一個(gè)或多個(gè)XDC文件，也可以用Tcl腳本實(shí)現(xiàn)；XDC文件或Tcl腳本都要加入到工程的某個(gè)約束集（set）中；雖然一個(gè)約束集可以同時(shí)添加兩種類型約束，但是Tcl腳本不受
        的頭像 發(fā)表于 06-30 11:27 ?4108次閱讀

        如何在Vivado中添加時(shí)序約束呢？

        今天介紹一下，如何在Vivado中添加時(shí)序約束，Vivado添加約束的方法有3種：xdc文件、時(shí)序約束向?qū)В–onstraints Wiza
        的頭像 發(fā)表于 06-26 15:21 ?4715次閱讀
        如何在<b class='flag-5'>Vivado</b>中添加時(shí)序<b class='flag-5'>約束</b>呢？

        Vivado的Implementation階段約束報(bào)警告？

        幫到不經(jīng)?？慈合⒌男』锇?，另一方面也算是我們的技術(shù)積累。 Q：Vivado的Implementation階段約束報(bào)警告？ ? [Vivado?12-627]?No?clocks?ma
        的頭像 發(fā)表于 08-08 14:10 ?1444次閱讀

        Vivado Design Suite用戶指南：使用約束

        電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南：使用約束.pdf》資料免費(fèi)下載
        發(fā)表于 09-13 15:48 ?2次下載
        <b class='flag-5'>Vivado</b> Design Suite用戶指南：使用<b class='flag-5'>約束</b>

        Vivado使用小技巧

        后的約束在之前版本中已存在，那么Vivado會(huì)給出警告信息，顯示這些約束會(huì)覆蓋之前已有的約束；如果是新增約束，那么就會(huì)直接
        的頭像 發(fā)表于 10-24 15:08 ?673次閱讀
        <b class='flag-5'>Vivado</b>使用小技巧

        電子發(fā)燒友

        中國(guó)電子工程師最喜歡的網(wǎng)站

        • 與2931785位工程師會(huì)員交流學(xué)習(xí)
        • 獲取您個(gè)性化的科技前沿技術(shù)信息
        • 參加活動(dòng)獲取豐厚的禮品