一文帶你搞定高速電路設計

為了方便初次接觸高速信號的朋友們能快速入門，并應用到實際的電路設計中。作者特地整理了高速電路設計中常見的一些知識點，具有較強的工程性、實用性，能直接應用到嵌入式硬件、手機等設計中。（有關(guān)詳細的知識點，持續(xù)關(guān)注信號完整性基礎的更新吧）

01 高速信號定義

（1）方波的傅里葉變換：周期信號可以分解為一系列余弦信號的疊加。波形邊沿越陡峭，諧波分量頻率越高。

反射的影響：反射會帶來過沖、振鈴、回溝等一系列現(xiàn)象，容易造成器件失效、邏輯判斷出錯、EMI等問題。

圖1：方波的傅里葉變換

（2）什么時候需要考慮反射：只有當走線的長度達到高速信號定義時需要考慮反射（信號邊沿小于4~6倍的走線時延）。如果走線很短，產(chǎn)生的反射會被掩蓋在邊沿之中。

如下圖邊沿時間為0.1ns和0.3ns的信號在60mil和300mil走線不連續(xù)情況下的仿真結(jié)果。

圖2、3ADS仿真：不同邊沿和走線長度對信號的影響

02 傳輸線阻抗和反射

（1）傳輸線：有信號回流的信號線，PCB常見微帶線、帶狀線、共面波導，同軸線，雙絞線。

圖4 ：傳輸線示意圖

信號在傳輸過程中每達到一個點，該處信號線和參考平面就會形成電場，進而產(chǎn)生瞬間的小電流，這樣在信號傳輸?shù)倪^程中，傳輸線的每一點都會等效成一個電阻，這就是傳輸線的特性阻抗。

簡化公式：Z ≈sqrt( /C)

（3）信號在傳輸線傳播的過程中遇到阻抗不連續(xù)時造成部分信號回彈的現(xiàn)象，稱之為反射。

反射的影響：反射會帶來過沖、振鈴、回溝等一系列現(xiàn)象，容易造成器件失效、邏輯判斷出錯、EMI等問題。

圖5 ：信號完整性問題示意圖