基于FPGA的蜂鳴器設(shè)計

設(shè)計規(guī)劃

驅(qū)動無源蜂鳴器進行七個基本音調(diào)“哆來咪發(fā)梭拉西”的循環(huán)鳴叫，每個音階持續(xù)鳴叫0.5s后鳴叫下一個音階。

對于無源蜂鳴器，輸入不同的PWM方波就能發(fā)出不同的聲音。方波的頻率影響音調(diào)，占空比影響音量。音調(diào)頻率對應表格如下，占空比保持為50%。因此這個實驗我們只要循環(huán)產(chǎn)生占空比為50％的七個音調(diào)頻率即可。

現(xiàn)在我們考慮，除了時鐘和復位，需要幾個計數(shù)器：

1、蜂鳴維持0.5s，（50MHz對應20ns）計數(shù)從0-24999999，計數(shù)器名稱cnt。

2、需要蜂鳴7個調(diào)，狀態(tài)計數(shù)從0-6，cnt計滿一次就+1，計數(shù)器名稱cnt_500ms。

3、不同的調(diào)對應不同頻率，需要一個頻率計數(shù)器freq_cnt。

以Do為例，頻率為262，周期為1/262=3.816794ms。時鐘頻率50MHz，對應周期是20ns，即計數(shù)個數(shù)為190840個，對應do的freq_cnt計數(shù)從0-190839。占空比為50%，即高電平和低電平的時長一樣，高電平持續(xù)時鐘脈沖個數(shù)為95420。

以Re為例的波形圖：

改變頻率數(shù)值freq_data和占空比計數(shù)duty_data，就可以得到不同頻率的波形。

編寫代碼

module beep
#(
parameter TIME_500MS = 25'd24999, //0.5s計數(shù)值
parameter DO = 18'd190 , //Do頻率262
parameter RE = 18'd170 , //Re頻率294
parameter MI = 18'd151 , //Mi頻率330
parameter FA = 18'd143 , //Fa頻率349
parameter SO = 18'd127 , //So頻率392
parameter LA = 18'd113 , //La頻率440
parameter XI = 18'd101 //Si頻率494
 )
 (
 input wire sys_clk , 
 input wire sys_rst_n , 
 output reg beep 
 );


 //reg define
 reg [24:0] cnt ; //0.5s計數(shù)器
 reg [17:0] freq_cnt ; //音調(diào)計數(shù)器
 reg [2:0] cnt_500ms ; //0.5s個數(shù)計數(shù)
 reg [17:0] freq_data ; //音調(diào)分頻計數(shù)值，取不同的DO,RE...可以得到不同頻率的波形


 //wire define
 wire [16:0] duty_data ; //占空比計數(shù)值，即DO,RE...的一半


 assign duty_data = freq_data > > 1'b1;   //二進制右移一位就是原值的1/2


 //cnt:0.5s循環(huán)計數(shù)器
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt <= 25'd0;
 else if(cnt == TIME_500MS )
 cnt <= 25'd0;
 else
 cnt <= cnt + 1'b1;


 //cnt_500ms：對500ms個數(shù)進行計數(shù)，每個音階鳴叫時間0.5s，7個音節(jié)一循環(huán)
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt_500ms <= 3'd0;
 else if(cnt == TIME_500MS && cnt_500ms == 6)
 cnt_500ms <= 3'd0;
 else if(cnt == TIME_500MS)
 cnt_500ms <= cnt_500ms + 1'b1;


 //不同時間鳴叫不同的音階
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 freq_data <= DO;
 else case(cnt_500ms)
 0: freq_data <= DO;
 1: freq_data <= RE;
 2: freq_data <= MI;
 3: freq_data <= FA;
 4: freq_data <= SO;
 5: freq_data <= LA;
 6: freq_data <= XI;
 default: freq_data <= DO;
 endcase


 //freq_cnt：當計數(shù)到音階計數(shù)值或跳轉(zhuǎn)到下一音階時，開始重新計數(shù)
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 freq_cnt <= 18'd0;
 else if(freq_cnt == freq_data || cnt == TIME_500MS)
 freq_cnt <= 18'd0;
 else
 freq_cnt <= freq_cnt + 1'b1;


 //beep：輸出蜂鳴器波形
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 beep <= 1'b0;
 else if(freq_cnt >= duty_data)
 beep <= 1'b1;
 else
 beep <= 1'b0;


 endmodule

定義參數(shù)：0.5s的計數(shù)值（用于cnt計數(shù)器的溢出值），七個頻率的計數(shù)值（用于不同時間段的頻率計數(shù)器freq_cnt的溢出值）

定義輸入輸出和中間變量

定義0.5s計數(shù)器：復位有效時拉低電平；溢出（計數(shù)到TIME_500MS即0.5s）時拉低電平，其他情況+1

定義0.5s個數(shù)計數(shù)器：由于音調(diào)要順序循環(huán)出現(xiàn)，需要有個數(shù)計數(shù)器控制音調(diào)出現(xiàn)的時間。復位有效時拉低電平；溢出（0.5s計數(shù)器溢出且自身計數(shù)到溢出值6）時拉低電平，0.5s計數(shù)器溢出時+1

定義頻率變量：我們使用一個頻率變量，賦予不同的頻率值。音調(diào)的順序和頻率的對應就是0.5s個數(shù)計數(shù)器和頻率變量實現(xiàn)的當0.5s個數(shù)計數(shù)值為0時，對應Do音調(diào)，那么頻率變量freq_data=DO。這里采用了case語句，注意需要有default語句

定義頻率計數(shù)器：前面只定義了可音調(diào)順序和頻率的對應，現(xiàn)在需要把音調(diào)時間和音調(diào)頻率對應。我們使用頻率計數(shù)器，讓音調(diào)數(shù)計滿后到下一個音調(diào)。復位有效時拉低電平；溢出（頻率計數(shù)器計數(shù)到freq_data或者0.5s計數(shù)器溢出）時拉低電平；其他情況+1

定義輸出波形：復位有效時拉低電平；頻率計數(shù)器為占空比數(shù)值（50%的占空比意味著高電平的持續(xù)時間是音調(diào)的周期的一半，數(shù)值也就是頻率變量的一半），拉高電平，其他時候拉低電平。

編寫testbench

`timescale 1ns/1ns
module tb_beep();


//reg define
reg sys_clk ; 
reg sys_rst_n ; 


 //對時鐘，復位信號賦初值
 initial
 begin
 sys_clk = 1'b1;
 sys_rst_n <= 1'b0;
 #100
 sys_rst_n <= 1'b1;
 end


 //產(chǎn)生時鐘信號
 always #10 sys_clk = ~sys_clk;


//Instantiation 


 beep
 #(
 .TIME_500MS(25'd2499), //0.5s計數(shù)值
 .DO (18'd19 ), //"哆"音調(diào)分頻計數(shù)值（頻率262）
 .RE (18'd17 ), //"來"音調(diào)分頻計數(shù)值（頻率294）
 .MI (18'd15 ), //"咪"音調(diào)分頻計數(shù)值（頻率330）
 .FA (18'd14 ), //"發(fā)"音調(diào)分頻計數(shù)值（頻率349）
 .SO (18'd12 ), //"梭"音調(diào)分頻計數(shù)值（頻率392）
 .LA (18'd11 ), //"拉"音調(diào)分頻計數(shù)值（頻率440）
 .XI (18'd10 ) //"西"音調(diào)分頻計數(shù)值（頻率494）
 )
 beep_inst
 (
 .sys_clk (sys_clk ), //系統(tǒng)時鐘,頻率50MHz
 .sys_rst_n (sys_rst_n ), //系統(tǒng)復位，低有效


 .beep (beep ) //輸出蜂鳴器控制信號
 );


 endmodule

初始化、產(chǎn)生時鐘信號、實例化：為了節(jié)省時間參數(shù)值縮小了

對比波形

由于節(jié)省時間將參數(shù)縮小了，DO音調(diào)的計數(shù)值是19，時鐘是10ns的變化（周期20ns），因此BEEP在DO音調(diào)的周期是19201000ps=380000ps，且BEEP在RE周期是17201000ps=340000ps。圖中的數(shù)值差異是標尺的誤差。

分配管腳

全編譯后上板驗證