FPGA管腳調(diào)整的注意事項

隨著FPGA的不斷開發(fā)，其功能越來越強大，也給其布線帶來了很大的便捷性—管腳的調(diào)整。

對于密集的板卡，走線時可以不再繞來繞去，而是根據(jù)走線的順序進行信號的調(diào)整，然后通過軟件編程來校正信號的通信就可以了。在調(diào)整FPGA管腳之前必須熟悉幾點注意事項。

FPGA管腳調(diào)整的注意事項

（1）如圖12-1所示，當存在VRN/VRP管腳連接上/下拉電阻時，不可以調(diào)，VRN/VRP管腳提供一個參考電壓供DCI內(nèi)部電路使用，DCI內(nèi)部電路依據(jù)此參考電壓調(diào)整I/O輸出阻抗與外部參考電阻R匹配。

（2）一般情況下，相同電壓的Bank之間是可以互調(diào)的，但部分客戶會要求在Bank內(nèi)調(diào)整，所以調(diào)整之前要跟客戶商量好，以免做無用功。

（3）做差分時，“P”“N”分別對應正、負，不可相互之間調(diào)整。

（4）全局時鐘要放在全局時鐘管腳的P端口，不可以隨便調(diào)整。

圖12-1 FPGA管腳調(diào)整的注意事項

FPGA管腳的調(diào)整技巧

（1）為了方便識別哪些Bank之間可以互調(diào)，必須先對FPGA各個Bank進行區(qū)分。在原理圖編輯界面中，執(zhí)行圖標命令“交叉探針”，單擊某個FPGA的某個Bank，直接跳轉(zhuǎn)到PCB中相對應的Bank管腳高亮，這時可以在某一機械層添加標注，進行標記，如圖12-2所示。

圖12-2 Bank的標記

（2）按照相同的操作方法可以把調(diào)整Bank在PCB中進行標記，如圖12-3所示。

圖12-3 被標記的FPGA

（3）完成上述步驟之后，就可以按照正常的BGA出線方式把所有的信號腳進行引出，并按照走線順序?qū)优帕?，但非連接上，如圖12-4所示，飛線是交叉的，但是不直接連上。保存好所有文檔。

圖12-4 信號走線的對接

（4）在PCB設計交互界面中，執(zhí)行菜單命令“工程-元器件關聯(lián)”，進行元件匹配，將左邊元件全部匹配到右邊窗口，單擊“執(zhí)行更新”按鈕，執(zhí)行更新，如圖12-5所示。

圖12-5 元件的匹配

（5）執(zhí)行菜單命令“工具-管腳/部件交換-配置”，定義和使能可調(diào)換管腳元件，如果彈出警告，須重新返回第（4）步進行操作，或者執(zhí)行從原理圖導入PCB的操作，使原理圖和PCB完全對應上之后再按照此步驟進行操作，否則會彈出如圖12-6所示的警告信息。

圖12-6 警告信息

（6）找到FPGA對應的元件位號，勾選使能狀態(tài)，雙擊該元件，對該元件的可以調(diào)換的I/O屬性管腳創(chuàng)建Group操作，單擊“OK”按鈕，設置完畢，如圖12-7所示。

圖12-7 可調(diào)換FPGA的使能及Group設置

（7）執(zhí)行菜單命令“工具-管腳/部件交換-交互式管腳/網(wǎng)絡交換”，單擊之前對接的信號走線，進行線序調(diào)換。注意：“Project”工程文件一定要保存一下，再操作。

執(zhí)行完上述步驟之后，PCB管腳調(diào)換的工作就完成了，具體效果如圖12-8所示。

圖12-8 線序的調(diào)換調(diào)整

（8）PCB執(zhí)行調(diào)換更改之后，需要把網(wǎng)絡交互反導入原理圖，如圖12-9所示，執(zhí)行菜單命令“工程-工程選項”，勾選反導入選項“改變原理圖管腳”。

圖12-9 反導入原理圖設置

（9）在PCB設計交互界面中，執(zhí)行“Update Schematic in Project”命令，按照之前原理圖導入PCB那樣的方法，完成PCB導入原理圖。

因為有些原理圖繪制的方式或格式錯誤，執(zhí)行反標可能不完全或殘缺，建議反標之后利用正導入方式核對一遍或者直接手工方式繪制管腳更換表，再一一進行比對更改。