一文淺談SoC功能驗(yàn)證中的軟件仿真

隨著SOC/ASIC 設(shè)計(jì)規(guī)模不斷增大，且結(jié)構(gòu)愈加復(fù)雜，導(dǎo)致驗(yàn)證的復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)。為了縮短芯片的上市周期，在不同設(shè)計(jì)階段工程師們往往選擇不同的仿真驗(yàn)證工具，提高整個(gè)芯片開(kāi)發(fā)效率。在一個(gè)芯片的設(shè)計(jì)開(kāi)發(fā)流程中，軟件仿真是其中重要的一個(gè)部分。這種基于軟件的邏輯仿真可以說(shuō)在整個(gè)功能驗(yàn)證中都需要用到。

什么是軟件仿真？

軟件仿真，簡(jiǎn)單說(shuō)來(lái)，就是用軟件和編程語(yǔ)言將所有的硬件特征虛擬出來(lái)。它先是通過(guò)計(jì)算機(jī)結(jié)合測(cè)試激勵(lì)來(lái)模擬芯片在真實(shí)環(huán)境下的運(yùn)行狀況，幫助工程師通過(guò)各種調(diào)試手段來(lái)判斷運(yùn)行結(jié)果是否符合預(yù)期。由于它能夠較快速地搭建一個(gè)仿真環(huán)境，十分簡(jiǎn)便；而且軟件仿真對(duì)DUT的結(jié)果可視化較好（輸出波形可直接觀測(cè)），可以以用戶(hù)友好的GUI模式來(lái)進(jìn)行debug；工程師也可以隨時(shí)暫?；蛘咧袛囹?yàn)證工具的運(yùn)行，提高了整個(gè)debug的效率。此外，回歸測(cè)試（regression test）是邏輯仿真不能忽略的一部分。對(duì)于芯片這種人類(lèi)史上既宏大又細(xì)微的工程，任何一個(gè)改變就像多米諾骨牌一樣，牽一發(fā)而動(dòng)全身。因此，工程師會(huì)重新進(jìn)行測(cè)試以確認(rèn)修改沒(méi)有引入新的錯(cuò)誤或?qū)е缕渌a產(chǎn)生錯(cuò)誤。這樣的動(dòng)作就是回歸測(cè)試，也是軟件仿真的主要功能之一?；谝陨咸匦?，在數(shù)字芯片的前端設(shè)計(jì)中，軟件仿真是工程師們常規(guī)必備的驗(yàn)證工具，其重要性不言而喻。

軟件仿真面臨哪些挑戰(zhàn)？

不過(guò)，這種通過(guò)運(yùn)行軟件的方式驗(yàn)證芯片的設(shè)計(jì)方案固然簡(jiǎn)單方便，但對(duì)于SOC/ASIC規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜的今天，仿真運(yùn)行需要花費(fèi)的時(shí)間也越來(lái)越長(zhǎng)。從運(yùn)行效率來(lái)看，軟件仿真更適合一些小規(guī)模的設(shè)計(jì)，尤其是在一些模塊級(jí)別的功能驗(yàn)證上，軟件仿真的編譯速度很快，這在一定程度上會(huì)加快整體項(xiàng)目的驗(yàn)證速度。此外，軟件仿真會(huì)在具有不同物理抽象層次（級(jí)別）下進(jìn)行，例如晶體管級(jí)、邏輯門(mén)級(jí)、RTL級(jí)和行為級(jí)。為了加速整個(gè)芯片開(kāi)發(fā)周期，在外購(gòu)IP越來(lái)越普遍的今天，芯片開(kāi)發(fā)大多是自主設(shè)計(jì)部分和多個(gè)IP模塊集成，形成復(fù)雜芯片的設(shè)計(jì)。如果交付的IP模塊源代碼并不是RTL代碼，就沒(méi)辦法使用軟件仿真進(jìn)行驗(yàn)證。因此，基于以上兩點(diǎn)，軟件仿真在運(yùn)行時(shí)，還需要支持連接第三方工具如數(shù)學(xué)建模，硬件仿真加速器，原型驗(yàn)證平臺(tái)等共同完成功能仿真。雖然軟件仿真技術(shù)對(duì)工程師來(lái)說(shuō)非常有必要，但就現(xiàn)有的商業(yè)模式來(lái)說(shuō)，提供的商用軟件仿真服務(wù)會(huì)以軟件許可證（software license）的形式收費(fèi)。但在實(shí)際使用時(shí)，工程師們難以依賴(lài)經(jīng)驗(yàn)進(jìn)行有效算力與工具需求計(jì)算的匹配。因?yàn)轫?xiàng)目開(kāi)發(fā)中對(duì)于算力的需求是波動(dòng)的。有時(shí)候已購(gòu)買(mǎi)的license無(wú)法滿(mǎn)足現(xiàn)實(shí)使用需求，有部分設(shè)計(jì)工程師獲取不到就會(huì)造成搶占或擁堵。但如果超前部署，又會(huì)帶來(lái)巨額的成本投入，有可能在閑置時(shí)造成資源的浪費(fèi)。這就對(duì)芯片開(kāi)發(fā)效率產(chǎn)生致命影響。對(duì)于企業(yè)來(lái)說(shuō)怎么平衡生產(chǎn)和效益匹配的問(wèn)題是當(dāng)下急需解決的事情。

高性能、多語(yǔ)言混合的

商用數(shù)字軟件仿真工具

PegaSim 芯神馳是思爾芯傾力打造的一款高性能、多語(yǔ)言混合的商用數(shù)字軟件仿真工具，已得到多家海內(nèi)外廠商驗(yàn)證。
其采用了創(chuàng)新的架構(gòu)算法，實(shí)現(xiàn)了高性能的仿真和約束求解器引擎，對(duì)System Verilog語(yǔ)言、Verilog 語(yǔ)言、VHDL語(yǔ)言和UVM方法學(xué)等提供了廣泛的支持，同時(shí)支持時(shí)序反標(biāo)和門(mén)級(jí)后仿真，并可提供功能覆蓋率、代碼覆蓋率分析等功能。同時(shí)創(chuàng)新的軟件架構(gòu)允許仿真器支持不同的處理器架構(gòu)—— x86-64、RISC-V、ARM等。芯神馳可搭配思爾芯的芯神匠架構(gòu)設(shè)計(jì)軟件、芯神鼎硬件仿真系統(tǒng)，以及芯神瞳原型驗(yàn)證平臺(tái)，可實(shí)現(xiàn)設(shè)計(jì)與驗(yàn)證工程師從IP、子系統(tǒng)及全系統(tǒng)等不同場(chǎng)景的驗(yàn)證需求，進(jìn)而滿(mǎn)足當(dāng)今復(fù)雜SoC的驗(yàn)證需求。更重要的是，此款商用數(shù)字軟件仿真工具采用創(chuàng)新的商業(yè)模式，可以很好地滿(mǎn)足企業(yè)多樣化的需求，幫助企業(yè)解決license使用緊張、算力不足、license被設(shè)計(jì)工程師長(zhǎng)期占用等問(wèn)題。真正為企業(yè)做到降本增效，加速芯片設(shè)計(jì)，確保整個(gè)芯片設(shè)計(jì)流程對(duì)需求規(guī)格的完整實(shí)現(xiàn)，以及項(xiàng)目按照預(yù)期的驗(yàn)證計(jì)劃高效地推進(jìn)。

//

關(guān)于思爾芯S2C

思爾芯（S2C）自2004年設(shè)立上海總部以來(lái)始終專(zhuān)注于集成電路EDA領(lǐng)域。作為業(yè)內(nèi)知名的EDA解決方案專(zhuān)家，公司業(yè)務(wù)聚焦于數(shù)字芯片的前端驗(yàn)證，已覆蓋驗(yàn)證云服務(wù)、架構(gòu)設(shè)計(jì)、軟件仿真、硬件仿真、原型驗(yàn)證等工具。已與超過(guò)500家國(guó)內(nèi)外企業(yè)建立了良好的合作關(guān)系，服務(wù)于人工智能、超級(jí)計(jì)算、圖像處理、數(shù)據(jù)存儲(chǔ)、信號(hào)處理等數(shù)字電路設(shè)計(jì)功能的實(shí)現(xiàn)，廣泛應(yīng)用于物聯(lián)網(wǎng)、云計(jì)算、5G通信、智慧醫(yī)療、汽車(chē)電子等終端領(lǐng)域。

公司總部位于上海，并建立了全球化的技術(shù)研發(fā)與市場(chǎng)服務(wù)網(wǎng)絡(luò)，在北京、深圳、西安、香港、東京、首爾及圣何塞等地均設(shè)有分支機(jī)構(gòu)或辦事處。