2022 SPB 17.4 版本更新 I Sigrity SystemPI 允許自定義搭建鏈路進(jìn)行系統(tǒng)級(jí)PDN和電源紋波分析

Allegro和 Sigrity 軟件最新發(fā)布了一系列的產(chǎn)品更新（SPB17.4 QIR4 release）。我們將通過(guò)實(shí)例講解、視頻演示讓您深入了解 Allegro PCB Editor、Allegro System Capture、Allegro Package Designer Plus（本期內(nèi)容）、Sigrity Aurora、Sigrity SystemSI、Sigrity SystemPI（本期內(nèi)容）等產(chǎn)品的新功能及用法，助力提升設(shè)計(jì)質(zhì)量和設(shè)計(jì)效率。

隨著現(xiàn)代高速信號(hào)的速率越來(lái)越快，信號(hào)邊沿越來(lái)越陡，芯片的供電電壓進(jìn)一步降低，時(shí)鐘頻率和數(shù)據(jù)讀取速率的增加需要消耗更多的電能。在進(jìn)行電子系統(tǒng)信號(hào)完整性分析研究的同時(shí)，如何提供穩(wěn)定可靠的電源給電子系統(tǒng)也已成為重點(diǎn)研究方向之一。

Sigrity SystemPI 是一款系統(tǒng)級(jí)的電源完整性仿真工具，能提供直流電壓降分析和電源時(shí)域噪聲與電源PDN 阻抗分析，同時(shí)也能支持電源完整性分析的流程定制。Sigrity SystemPI 主要應(yīng)用于直流和交流電源完整性問(wèn)題中，能為IC 封裝、互連電纜、PCB、連接器等系統(tǒng)互連電源完整性問(wèn)題提供解決方法。幫助工程師在不增加項(xiàng)目額外成本，不影響項(xiàng)目進(jìn)度的前提下，實(shí)現(xiàn)項(xiàng)目的設(shè)計(jì)改進(jìn)與性能提升。

四大功能優(yōu)勢(shì)如下：

#1

Sigrity SystemPI 中建立了通用拓?fù)浜蜆?biāo)準(zhǔn)接口，允許其與 Cadence Celsius Thermal Solver 集成 Sigrity Advanced PTI 從通用拓?fù)浠ミB環(huán)境中執(zhí)行自動(dòng)分析并且同步到電源完整性分析中去。

高度靈活的拓?fù)洵h(huán)境能夠支持從發(fā)送電壓源到接收電流源的所有組件的電源完整性分析及電熱混合仿真分析。拓?fù)浣涌诘撵`活性允許進(jìn)行早期分析，和執(zhí)行假設(shè)分析，幫助推動(dòng)跨多結(jié)構(gòu)電源分配網(wǎng)絡(luò) PDN 的性能規(guī)范分析。隨著設(shè)計(jì)工作的進(jìn)行，可以交換替代提取的 PDN 模型，以拓展出設(shè)計(jì)中的更多細(xì)節(jié)。

#2

允許使用從 Sigrity PowerSI 和 Cadence Clarity 3D Solver 中提取 Z 參數(shù)模型用于 PDN 分析，也能夠兼容其他互連建模工具及 3D 求解器的 Z 參數(shù)建模結(jié)果，能夠支持 Cadence Voltus 創(chuàng)建的仿真模型，進(jìn)而支持實(shí)現(xiàn) IC 芯片的電源完整性解決方案。

#3

通過(guò)模塊化的設(shè)計(jì)思路，Sigrity SystemPI 可以快速搭建出電源完整性仿真的原理圖模塊電路，可視化仿真和模擬整個(gè) PDN，包括 VRM、PCB、封裝、連接器及 S 參數(shù)模型，提供一站式 PDN 分析結(jié)果。

#4

在同一環(huán)境中進(jìn)行 IR 直流電壓降分析、電壓紋波噪聲分析、電源 PDN 阻抗分析。

Sigrity SystemPI

系統(tǒng)電源仿真亮點(diǎn)——

2#允許自定義搭建鏈路進(jìn)行系統(tǒng)級(jí)PDN和電源紋波分析

接下來(lái)使用一個(gè)實(shí)例來(lái)講解使用 Sigrty SystemPI 搭建鏈路進(jìn)行系統(tǒng)級(jí) PDN 和電源紋波分析的方法。

實(shí)例講解 · 圖文版

1

先，選擇 PDN Impedance and Power Ripple Analysis 進(jìn)入PDN 和電源紋波分析模式，選擇 blank Topology 空白拓?fù)洌?a target="_blank">ac_multi_IC 內(nèi)置的交流多路分析模板，ac_single_IC 內(nèi)置的交流單路分析模板。

2

Component Model Setup 設(shè)置元件模型配置，Manage Libraries 用來(lái)配置和管理模型的庫(kù)，允許支持對(duì)本地項(xiàng)目庫(kù)的設(shè)置和編輯管理，也允許調(diào)用 AMM 外部系統(tǒng)庫(kù)。能導(dǎo)入 AMM 外部庫(kù)，導(dǎo)入庫(kù)的清單，打開(kāi)和管理分析庫(kù)文件等。

3

Launch Analysis Model Manager 用來(lái)啟動(dòng)元件的模型管理器，在模型管理器窗口中，能夠?qū)?xiàng)目庫(kù)和外部的庫(kù)文件進(jìn)行查閱、編輯、刪除、修改等管理。并且可以分析模型庫(kù)中元件的參數(shù)，包括電容、電阻，電感、VRM、連接器、封裝、SPICE模型等。

4

使用 Block 模塊可以搭建仿真的互連鏈路，也可以按照需要仿真的互連來(lái)搭建仿真模塊原理圖。

5

選項(xiàng) SnP 的 Block 在屬性里面可導(dǎo)入 S參數(shù)。設(shè)置端口后導(dǎo)入的 S參數(shù) 就會(huì)以 Block 模塊的方式顯示出來(lái)，S參數(shù)的端口會(huì)按照設(shè)置好的方式進(jìn)行排列。

6

選項(xiàng) SnP 的 Block 在屬性里面可以導(dǎo)入 PCB 的參數(shù)。

7

選項(xiàng) SnP 的 Block 在屬性里面可導(dǎo)入 PCB 的參數(shù)?？梢燥@示 PCB 電源網(wǎng)絡(luò) Z 阻抗曲線，可以對(duì)阻抗進(jìn)行檢查和參數(shù)分析。

8

選項(xiàng) SnP 的 Block 在屬性里面也可以帶入封裝 PKG 的參數(shù)。顯示封裝電源網(wǎng)絡(luò) Z 阻抗曲線，可以對(duì)阻抗進(jìn)行檢查和參數(shù)分析。

9

添加電壓源 VRM 模型，VRM 電壓源模型支持對(duì)名稱(chēng)、電源的 PIN 網(wǎng)絡(luò)名稱(chēng)、PIN 的數(shù)量、PIN 寄生電阻進(jìn)行修改。Ground Net 是 GND 網(wǎng)絡(luò)，支持 GND 網(wǎng)絡(luò)名稱(chēng)修改、GND 的 PIN 數(shù)量、GND PIN的名稱(chēng)、寄生電阻進(jìn)行設(shè)置修改。點(diǎn)擊端口可以拉出連接線關(guān)聯(lián)到 SnP 與 S 參數(shù)形成互連鏈路。

10

添加 IC 模型，擺放 IC 模型到合適的位置后點(diǎn)擊端口可以拉出連接線關(guān)聯(lián)到 SnP 與 S參數(shù) 形成互連鏈路。

11

IC模型類(lèi)型支持 Capacitor, Capacitor-Resistor in series、Capacitor-resitor in series and a parallel resistor、One-port S-parameter、Two-terminal SPICE model。

12

IC 模型支持修改，Die Model Editor 芯片 DIE 模型設(shè)置及編輯，可以按照模型的參數(shù)配置，配置完成后生成的 IC模型，并使用到仿真中。

13

新版本中支持 IC DIE 模型的設(shè)置，對(duì) IC 芯片的模型設(shè)置進(jìn)行了加強(qiáng)，能夠支持對(duì) IC 芯片的模型進(jìn)行建模曲線的設(shè)置及生成操作，允許按照設(shè)置的條件來(lái)生成 IC 芯片的電流模型。

14

能夠支持高斯函數(shù)曲線對(duì) IC 芯片的進(jìn)行建模設(shè)置，通過(guò)定義高斯參數(shù)可以生成曲線電流模型，用來(lái)模擬多樣的 IC 電流變化情況。

15

能夠支持 PWL 函數(shù)曲線對(duì) IC 芯片的進(jìn)行建模設(shè)置，通過(guò)定義 PWL 函數(shù)曲線可以生成曲線電流模型，用來(lái)模擬多樣的 IC 電流變化情況。

16

能夠支持 Pulse 激勵(lì)函數(shù)曲線對(duì) IC 芯片的進(jìn)行建模設(shè)置，通過(guò)定義 Pulse 函數(shù)曲線可以生成曲線電流模型，用來(lái)模擬多樣的 IC 電流變化情況。

17

能夠支持正弦激勵(lì)函數(shù)曲線對(duì) IC 芯片的進(jìn)行建模設(shè)置，通過(guò)定義正弦函數(shù)曲線可以生成曲線電流模型，用來(lái)模擬多樣的 IC 電流變化情況。

18

能夠支持隨機(jī)函數(shù)曲線對(duì) IC 芯片的進(jìn)行建模設(shè)置，通過(guò)定義隨機(jī)函數(shù)曲線可以生成曲線電流模型，用來(lái)模擬多樣的 IC 電流變化情況。

19

生成 IC 芯片的模型文件可以支持進(jìn)行建模保存成 TXT 文件。

20

新的 IC 芯片的模型后的 IC 模型結(jié)果顯示，通過(guò)設(shè)置建立出新的 IC 電流模型。

21

設(shè)置器件的目標(biāo)阻抗，選擇 Derive Target Impedance 可以進(jìn)行 IC 芯片的目標(biāo)阻抗的設(shè)置。不同的 IC 芯片可以設(shè)置成不同的目標(biāo)阻抗。

22

IC 芯片設(shè)置目標(biāo)阻抗，關(guān)鍵參數(shù)設(shè)置峰峰紋波噪聲，最大的電源紋波、電阻、開(kāi)始頻率、截至頻率、等參數(shù)設(shè)置。不同的 IC 芯片可以設(shè)置成不同的目標(biāo)阻抗。

23

Set Analysis Options 用來(lái)設(shè)置分析的可選項(xiàng)，Circuit Simulation 引擎使用 SPDSIM。

24

Simulation Setup 用來(lái)配置仿真參數(shù)，關(guān)鍵參數(shù)設(shè)置峰峰紋波噪聲，最大的電源紋波、電阻、開(kāi)始頻率、截至頻率、等參數(shù)顯示為已經(jīng)設(shè)置完成的參數(shù)。Time Step 設(shè)置仿真時(shí)間步長(zhǎng)，Time Stop 設(shè)置仿真結(jié)束時(shí)間。在需要進(jìn)行仿真的 IC 芯片上打勾表示參與本次仿真。

25

Terminate Unconnected Pins 端接未使用的 PIN 的模設(shè)置，未使用的電源 PIN 的設(shè)置，Ground PIN 的設(shè)置。

26

Start Impedance Analysis 執(zhí)行仿真以后，可以得到 PDN 阻抗仿真結(jié)果。

27

Start Power Ripple Analysis 執(zhí)行仿真，可以得到源紋波噪聲仿真結(jié)果。

28

在需要進(jìn)行仿真的 IC 芯片上打勾，對(duì) IC 芯片的噪聲進(jìn)行仿真，完成后可以得到電源紋波噪聲仿真結(jié)果。

29

Sweep Manager 掃描管理器中可以支持對(duì)仿真電路的參數(shù)進(jìn)行掃描，支持對(duì) Analysis Options 分析參數(shù)設(shè)置，Spice Models 元件 spice 模型，What-If Decaps 假設(shè)電容優(yōu)化。可以支持單一或者多參數(shù)進(jìn)行掃描。

30

Sweep Manager 掃描管理器仿真執(zhí)行完成以后，可以得到掃描參數(shù)的掃描結(jié)果。

31

Sweep Manager 掃描管理器仿真執(zhí)行完成以后，可以查看到掃描仿真得到的結(jié)果。

32

Sweep Manager 掃描管理器仿真執(zhí)行完成以后可以查看到掃描仿真得到的結(jié)果，多參數(shù)掃描結(jié)果可以分別查看或者集中結(jié)果顯示。

Sigrity SystemPI 軟件中自定義搭建鏈路進(jìn)行電源PDN 阻抗分析和交流電壓紋波分析，已經(jīng)都講解完成啦，請(qǐng)大家快在自己的軟件里面嘗試下吧~