Allegro設(shè)計(jì)小技巧 | 如何手動(dòng)在PCB中修改網(wǎng)絡(luò)連接關(guān)系

上期文章中我們講解了如何手動(dòng)在PCB中添加元器件，直接添加的元器件本身是沒有網(wǎng)絡(luò)的，本期我們講述一下如何手動(dòng)的在PCB中去修改網(wǎng)絡(luò)之間的連接關(guān)系，具體的操作步驟如下所示：

第一步

首先勾選允許元器件編輯與網(wǎng)絡(luò)的選項(xiàng)，才可以進(jìn)行進(jìn)行編輯，進(jìn)入用戶參數(shù)設(shè)置，選擇logic，將logic edit enabled選項(xiàng)勾選上，如圖1所示；

圖1 邏輯設(shè)定示意圖

第二步

執(zhí)行菜單命令Logic-Net logc，進(jìn)行PCB中網(wǎng)絡(luò)的指定，如圖2所示；

圖2 PCB中網(wǎng)絡(luò)編輯示意圖

再次點(diǎn)擊執(zhí)行命令之后，需要在Options面板中選擇一個(gè)網(wǎng)絡(luò)，可以選擇當(dāng)前PCB中以及存在的網(wǎng)絡(luò)，點(diǎn)擊Create，新建一個(gè)網(wǎng)絡(luò)，如圖3所示；

圖3 選擇需要指定的網(wǎng)絡(luò)示意圖

第三步

選擇好需要指定的網(wǎng)絡(luò)之后，繼續(xù)下一步，選擇指定需要賦予該網(wǎng)絡(luò)的管腳，使用鼠標(biāo)左鍵點(diǎn)擊一下，則這個(gè)管腳就賦予了之前選定的網(wǎng)絡(luò)。

下期預(yù)告

Allegro如何刪除、復(fù)制修整好的銅皮避讓區(qū)域

Allegro設(shè)計(jì)小技巧相關(guān)文章

如何使用Allegro直接添加相對(duì)傳輸延遲的等長規(guī)則

如何使用Allegro精準(zhǔn)定位刪除Out of data shape銅皮框

如何在走線、銅皮、焊盤上顯示網(wǎng)絡(luò)名稱

如何設(shè)置差分線能夠有效減少報(bào)錯(cuò)

如何手動(dòng)在PCB中添加、刪除元器件