0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Allegro小技巧 | 如何在走線、銅皮、焊盤上顯示網(wǎng)絡名稱

深圳(耀創(chuàng))電子科技有限公司 ? 2022-05-24 16:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Allegro軟件16.6版本及以上版本,增加了顯示網(wǎng)絡名稱的功能,方便進行布線設計。本文向大家講解,如何將網(wǎng)絡命令進行顯示,具體的操作步驟如下所示:

01第一步

首先將Opengl模式開啟,進入用戶參數(shù)設置界面,在Display顯示界面選擇Opengl,右側的第一項復選框不要勾選,如圖1所示;

c611d588-dac9-11ec-b80f-dac502259ad0.png

圖1 開啟Opengl模式示意圖

02第二步

開啟Opengl模式之后,重新啟動PCB軟件,打開設計參數(shù)選項,點擊Setup-Design Parameters,如圖2所示;

c62660f2-dac9-11ec-b80f-dac502259ad0.png

圖2 打開設計參數(shù)設置示意圖

03第三步

進入設置界面以后,選擇Display選項,在Display net name的選項中,將下面三項的復選框進行勾選,目前只支持在走線、銅皮、焊盤上顯示網(wǎng)絡,如圖3所示;

c6325920-dac9-11ec-b80f-dac502259ad0.png

圖3 顯示網(wǎng)絡命令參數(shù)設置示意圖

04第四步

設置完參數(shù)之后,回到PCB界面,這樣網(wǎng)絡名稱就會在走線、銅皮、焊盤上進行顯示了。

上述,就是在Allegro軟件中,在走線、銅皮、焊盤上顯示網(wǎng)絡名稱的方法解析。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • allegro
    +關注

    關注

    42

    文章

    712

    瀏覽量

    147190
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Allegro Skill布線功能之刪除Dangling介紹

    高速pcb布線完成之后,需要檢查pcb板上是否存在多余的、過孔以及孤島銅皮等情況,那么多余的以及過孔被稱為Dangling line
    的頭像 發(fā)表于 06-25 10:03 ?635次閱讀
    <b class='flag-5'>Allegro</b> Skill布線功能之刪除Dangling介紹

    Allegro Skill布線功能之RF相鄰銅皮挖空介紹

    在高速PCB設計中,對于射頻信號的,其相鄰層挖空的設計具有重要作用。射頻信號通常需要嚴格控制阻抗(如50Ω),當射頻線寬增加以降低插入損耗時,參考層距離的增加是必要的。通過挖空
    的頭像 發(fā)表于 06-11 17:08 ?680次閱讀
    <b class='flag-5'>Allegro</b> Skill布線功能之RF相鄰<b class='flag-5'>銅皮</b>挖空介紹

    Allegro Skill布線功能-盤隔層挖空

    在高速PCB設計中,對于射頻信號的盤,其相鄰層挖空的設計具有重要作用。首先射頻信號的盤通常較大,容易形成分布電容,從而破壞微帶或帶狀的特性阻抗連續(xù)性。通過在
    的頭像 發(fā)表于 06-06 11:47 ?943次閱讀
    <b class='flag-5'>Allegro</b> Skill布線功能-<b class='flag-5'>焊</b>盤隔層挖空

    allegro軟件命令下參數(shù)不顯示如何解決

    在PCB設計中,命令是頻繁使用的功能之一。執(zhí)行走命令后,通常會在Options面板中顯示線寬、層、角度等設置選項,用于調整
    的頭像 發(fā)表于 06-05 09:30 ?320次閱讀
    <b class='flag-5'>allegro</b>軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數(shù)不<b class='flag-5'>顯示</b>如何解決

    機柜配線架的方式

    機柜配線架的方式是網(wǎng)絡布線工程中的關鍵環(huán)節(jié),直接影響機房管理效率、設備散熱性能和后期維護便利性。合理的設計需要兼顧功能性、美觀性和可
    的頭像 發(fā)表于 04-28 10:44 ?333次閱讀
    機柜配線架的<b class='flag-5'>走</b><b class='flag-5'>線</b>方式

    PCB單層板LAYOUT,QFN封裝的中間接地出不來怎么辦?

    PAD為懸空狀態(tài),不能和外部接地網(wǎng)絡連接?,F(xiàn)有的封裝不能滿足布局需求,就只能修改封裝設計。下面介紹幾種修改方案提供參考。1、芯片的4個邊角的管腳進行切角,這樣中間接地盤就可以從4個邊角位置
    發(fā)表于 04-27 15:08

    Allegro Skill封裝原點-優(yōu)化

    和鋼網(wǎng)信息,如圖1所示,同時名稱默認設置為PAD1、PAD2、PAD3等如圖2所示。這種默認命名方式無法直觀反映盤的實際尺寸和功能,給設計和生產帶來不便,甚至可能影響后續(xù)的PCB打板和貼片工藝。因為阻
    的頭像 發(fā)表于 03-31 11:44 ?1084次閱讀
    <b class='flag-5'>Allegro</b> Skill封裝原點-優(yōu)化<b class='flag-5'>焊</b>盤

    PCB,盲目拉線,拉了也是白拉!

    ,間距比較密的SMT盤引線應從盤外部連接,不允許在盤中間直接連接。 c) 環(huán)路最小規(guī)則,即信號與其回路構成的環(huán)面積要盡可能小,環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小
    發(fā)表于 03-06 13:53

    高速信號越短越好嗎為什么

    在高速數(shù)字電路設計中,信號的長度是一個至關重要的考量因素。隨著數(shù)據(jù)傳輸速率的不斷提升,信號完整性、時序準確性和系統(tǒng)可靠性等方面的挑戰(zhàn)也隨之增加。本文將深入探討高速信號線長度優(yōu)化的重要性,解析為
    的頭像 發(fā)表于 01-30 15:56 ?661次閱讀

    ?大電流走不順怎么解決

    雖然工程師很少撞見關于大電流的電路設計,但如果碰見了,其是需要耗費許多心血,若是處理不當,很容易導致發(fā)熱、電阻增大甚至線路燒毀等,需要采取具體措施解決! 01設置
    的頭像 發(fā)表于 01-09 17:38 ?442次閱讀

    Allegro元件封裝(盤)制作教程

    電子發(fā)燒友網(wǎng)站提供《Allegro元件封裝(盤)制作教程.doc》資料免費下載
    發(fā)表于 01-02 14:10 ?2次下載

    是否存在有關 PCB 電感的經驗法則?

    本文要點PCB具有電感和電容,這兩者共同決定了的阻抗。有時,了解的電感有助于估算因串
    的頭像 發(fā)表于 12-13 16:54 ?2730次閱讀
    是否存在有關 PCB <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經驗法則?

    PADS Layout版本,10度高速怎么

    請教一下,PADS Layout VX版本,10度高速怎么? Allegro就有:Route>Unsuppored Prototypes>Fiber Weave Effect>Add ZigZag Patt
    發(fā)表于 10-23 18:03

    對雙層板PCB布線時,在貼片元器件的盤上面打過孔可以嗎?

    向大家請教一下啊,請問對雙層板PCB布線時,在貼片元器件的盤上面打過孔可以嗎,用過孔連接正反面的元器件可以嗎,對于多層板的情況呢
    發(fā)表于 09-18 06:21

    蛇形設計在電路板布線中的秘密

    的布線方式,經常出現(xiàn)在高頻電路板等特定應用中。這種方式名稱來源于其外形,因為線路呈現(xiàn)出類似蛇形的彎曲形態(tài)。在電路設計中使用蛇形并非出
    的頭像 發(fā)表于 08-20 09:18 ?710次閱讀

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品