Cortex-a8原理實(shí)踐及應(yīng)用

Cortex-A8概述

ARM Cortex-A8處理器是第1款基于ARMv7架構(gòu)的應(yīng)用處理器，處理器的主頻在600MHz到超過(guò)1GHz的范圍內(nèi)，既能滿足低功耗移動(dòng)設(shè)備的要求，又能滿足需要高性能的消費(fèi)類應(yīng)用的要求。

ARMv7架構(gòu)采用了Thumb-2技術(shù)，它是在ARM的Thumb代碼壓縮技術(shù)的基礎(chǔ)上演進(jìn)而來(lái)，并保持了對(duì)當(dāng)時(shí)ARM解決方案的代碼兼容性。Thumb-2技術(shù)比純32位代碼少使用31％的內(nèi)存，減小了系統(tǒng)開(kāi)銷。同時(shí)能夠提供比當(dāng)時(shí)已有的基于Thumb技術(shù)的解決方案高出38％的性能。ARMv7架構(gòu)還采用了NEON技術(shù)，將DSP和媒體處理能力提高了近4倍，并支持改良的浮點(diǎn)運(yùn)算，能夠滿足3D圖形、游戲物理應(yīng)用以及傳統(tǒng)嵌入式控制應(yīng)用的需求。

Cortex-A8架構(gòu)特性

ARM Cortex-A8處理器復(fù)雜的流水線架構(gòu)基于雙對(duì)稱的、順序發(fā)射的、13級(jí)流水線，帶有先進(jìn)的動(dòng)態(tài)分支預(yù)測(cè)，可實(shí)現(xiàn)2.0 DMIPS/MHz。

1. 順序，雙發(fā)射，超標(biāo)量微處理器內(nèi)核，13級(jí)主整數(shù)流水線。

10級(jí)NEON媒體流水線 10-stage NEON media pipeline，專用的L2緩存，帶有可編程的等待狀態(tài)，以及基于全局歷史的分支預(yù)測(cè)。結(jié)合功率優(yōu)化的加載存儲(chǔ)流水線，為功率敏感型應(yīng)用提供2.0 DMIPS/MHz的速率

1. 遵從ARMv7架構(gòu)規(guī)范

用于實(shí)現(xiàn)更高的性能、能量效率和代碼密度的Thumb-2技術(shù)，NEON?信號(hào)處理擴(kuò)展，用于加速H.264和MP3等媒體編解碼器，以及Jazelle RCT Java-加速技術(shù)，用于最優(yōu)化即時(shí)（JIT）編譯和動(dòng)態(tài)自適應(yīng)編譯(DAC)，并將存儲(chǔ)器尺寸減小了多達(dá)3倍。

1. 集成的L2緩存和優(yōu)化的L1緩存

集成的L2緩存:使用標(biāo)準(zhǔn)編譯的ARM建立而成，64K到2MB的可配置容量，和可編程的延遲；優(yōu)化的L1緩存：經(jīng)過(guò)性能和功耗的優(yōu)化，結(jié)合最小訪問(wèn)延遲和散列確定方式，以便將性能最大化，將功耗最小化。

1. 存儲(chǔ)器系統(tǒng)

訪問(wèn)L1緩存導(dǎo)致的單周期加載使用代價(jià)，L1緩存的散列數(shù)組使得只有在可能需要時(shí)才會(huì)啟用存儲(chǔ)器。集成的、可配置L2緩存和用于數(shù)據(jù)流的NEON媒體單元之間的直連接口，Bank化的L2緩存設(shè)計(jì)，每次只設(shè)計(jì)1個(gè)Bank，支持多項(xiàng)與L3存儲(chǔ)器之間的未完成事務(wù)，以充分利用CPU。

Cortex-A8應(yīng)用

基于Cortex-A8內(nèi)核的典型微處理器，包括蘋果A4芯片、NXP(原飛思卡爾)i.MX5X系列芯片、三星S5PV210芯片、TI OMAP35XX與AM335X系列芯片等。

而在通用市場(chǎng)中，三星S5PV210與TI AM335X應(yīng)用較為廣泛。

行業(yè)應(yīng)用包括工業(yè)控制、醫(yī)療電子、節(jié)能環(huán)保、智能交通、能源節(jié)能、電力系統(tǒng)、通訊系統(tǒng)、紡織行業(yè)、數(shù)控行業(yè)、汽車電子、工業(yè)觸摸屏控制系統(tǒng)、機(jī)器人視覺(jué)、媒體處理無(wú)線應(yīng)用、數(shù)字家電、車載設(shè)備、通信設(shè)備、網(wǎng)絡(luò)終端等環(huán)境惡劣場(chǎng)合等。

武漢萬(wàn)象奧科姜新博士在2011年當(dāng)年也基于AM3359(TI最早量產(chǎn)版本)設(shè)計(jì)開(kāi)發(fā)出了AM335x核心板。

HD335X-CORE Cortex-A8核心板，軟件開(kāi)源，集成硬件加密保護(hù)用戶軟件知識(shí)產(chǎn)權(quán)，支持2路網(wǎng)口、2路CAN、6路串口，可選128MB~1GB內(nèi)存，可選128MB~8GB存儲(chǔ)。針對(duì)不同應(yīng)用，萬(wàn)象奧科提供二次開(kāi)發(fā)支持與定制服務(wù)支持，最大程度滿足個(gè)性化項(xiàng)目需求。

《Cortex-A8原理、實(shí)踐及應(yīng)用》這本的作者：姜余祥等。

書(shū)籍引言：作為一款32位高性能、低成本的嵌入式RISC微處理器，Cortex-A8目前已經(jīng)成為應(yīng)用廣泛的嵌入式處理器。本書(shū)在全面介紹Cortex-A8處理器的體系結(jié)構(gòu)、編程模型、指令系統(tǒng)及開(kāi)發(fā)環(huán)境的同時(shí)，基于Cortex-A8應(yīng)用處理器—S5PV210為核心應(yīng)用板，詳細(xì)闡述了其外圍接口技術(shù)、U-Boot啟動(dòng)流程及其移植技術(shù)、Linux裁剪和移植技術(shù)、驅(qū)動(dòng)程序的編程技術(shù)和Qt的應(yīng)用編程技術(shù)，并提供了在物聯(lián)網(wǎng)中的應(yīng)用工程案例。書(shū)中所涉及的技術(shù)領(lǐng)域均提供實(shí)驗(yàn)工程源代碼，便于讀者了解和學(xué)習(xí)。本書(shū)可作為高等院校電子類、通信類、自動(dòng)化類和計(jì)算機(jī)類等各專業(yè)“嵌入式應(yīng)用系統(tǒng)”課程的教材，也可供從事嵌入式應(yīng)用系統(tǒng)開(kāi)發(fā)的工程技術(shù)人員參考。