應(yīng)用工程師咨詢：開(kāi)關(guān)和多路復(fù)用器

Mary McCarthy 和 Anthony Collins

問(wèn)。 ADI公司未指定其ADG系列開(kāi)關(guān)和多路復(fù)用器的帶寬。有原因嗎？

A.ADG系列開(kāi)關(guān)和多路復(fù)用器具有非常高的輸入帶寬，達(dá)到數(shù)百兆赫茲。但是，帶寬規(guī)格本身并沒(méi)有多大意義，因?yàn)樵谶@樣的高頻下，關(guān)斷隔離和串?dāng)_會(huì)明顯降低。例如，在1 MHz時(shí)，開(kāi)關(guān)通常具有70 dB的關(guān)斷隔離和–85 dB的串?dāng)_。關(guān)斷隔離和串?dāng)_每十倍頻程降低 20 dB。這意味著在10 MHz時(shí)，關(guān)斷隔離降低到50 dB，串?dāng)_增加到–65 dB。在100 MHz時(shí)，關(guān)斷隔離將降至30 dB，而串?dāng)_將增加到–45 dB。因此，僅僅考慮帶寬是不夠的——必須考慮關(guān)斷隔離和串?dāng)_，以確定應(yīng)用是否可以承受這些規(guī)格在所需高頻下的下降。

Q. 哪些開(kāi)關(guān)和多路復(fù)用器可以使用低于數(shù)據(jù)手冊(cè)中規(guī)定的電源工作？

A.所有ADG系列開(kāi)關(guān)和多路復(fù)用器均采用低至+5 V或±5 V的電源供電。受電源電壓影響的規(guī)格包括時(shí)序、導(dǎo)通電阻、電源電流和漏電流。降低電源電壓可降低電源電流和漏電流。例如，ADG411的IS（關(guān)閉）和我D（關(guān)閉）是 ±20 nA，我D（開(kāi)）在 +40°C 時(shí)為 ±125 nA，采用 ±15V 電源供電。當(dāng)電源電壓降至±5 V時(shí)，IS（關(guān)閉）和我D（關(guān)閉）降至 ±2.5 nA，而我D（開(kāi)）在 +5°C 時(shí)降至 ±125 nA。 電源電流，IDD我黨衛(wèi)軍和我L，采用 ±5V 電源時(shí) +125°C 時(shí)最大 15 mA。使用 ±5V 電源時(shí)，電源電流降至 1 μA（最大值）。導(dǎo)通電阻和時(shí)序隨著電源的減少而增加。下圖顯示了ADG408的時(shí)序和導(dǎo)通電阻如何隨電源電壓的變化而變化。

Q. 一些ADG系列開(kāi)關(guān)采用DI工藝制造。這是什么？

A.DI是介電隔離的縮寫。在DI工藝中，在每個(gè)CMOS開(kāi)關(guān)的NMOS和PMOS晶體管之間放置一個(gè)絕緣層（溝槽）。消除了標(biāo)準(zhǔn)開(kāi)關(guān)中晶體管之間的寄生結(jié)，從而形成了完全防閂鎖的開(kāi)關(guān)。在結(jié)隔離（不使用溝槽）中，PMOS和NMOS晶體管的N和P孔形成一個(gè)二極管，該二極管在正常工作時(shí)反向柯林斯偏置。然而，在過(guò)壓或斷電條件下，當(dāng)模擬輸入超過(guò)電源時(shí)，二極管正向偏置，與兩個(gè)晶體管形成類似可控硅整流器（SCR）的電路，導(dǎo)致電流被顯著放大，最終導(dǎo)致閂鎖。該二極管在介質(zhì)隔離開(kāi)關(guān)中不存在，因此部件防閂鎖。

Q. 故障保護(hù)多路復(fù)用器和通道保護(hù)器如何工作？

A.故障保護(hù)多路復(fù)用器或通道保護(hù)器的通道由兩個(gè)NMOS和兩個(gè)PMOS晶體管組成。其中一個(gè)PMOS晶體管不在直接信號(hào)路徑中，而是用于將第二個(gè)PMOS的源極連接到其后柵。這具有降低閾值電壓的效果，從而增加了正常工作的輸入信號(hào)范圍。出于同樣的原因，連接 NMOS 設(shè)備的源和后門。在正常工作期間，故障保護(hù)器件作為標(biāo)準(zhǔn)多路復(fù)用器運(yùn)行。當(dāng)通道輸入發(fā)生故障情況時(shí)，這意味著輸入已超過(guò)由電源軌電壓設(shè)置的某個(gè)閾值電壓。閾值電壓與電源軌的關(guān)系如下：對(duì)于正過(guò)壓，閾值電壓由下式給出在DD–在田納西哪里在田納西是NMOS晶體管的閾值電壓（通常為1.5 V）。對(duì)于負(fù)過(guò)壓，閾值電壓由下式給出在黨衛(wèi)軍–在胡志明市哪里在胡志明市是PMOS器件的閾值電壓（通常為2 V）。當(dāng)輸入電壓超過(guò)這些閾值電壓時(shí)，通道上沒(méi)有負(fù)載，通道的輸出被箝位在閾值電壓。

Q. 當(dāng)存在過(guò)電壓時(shí)，器件如何工作？

A.接下來(lái)的兩個(gè)圖顯示了信號(hào)路徑晶體管在過(guò)壓條件下的工作條件。這一個(gè)演示了當(dāng)對(duì)通道施加正過(guò)壓時(shí)，N、P和N系列晶體管如何工作。第一個(gè)NMOS晶體管進(jìn)入飽和模式，因?yàn)槠渎O上的電壓超過(guò)（在DD–在田納西).NMOS 設(shè)備源處的電位等于 （在DD–在田納西).其他 MOS 器件處于非飽和工作模式。

當(dāng)對(duì)通道施加負(fù)過(guò)壓時(shí)，當(dāng)漏極電壓超過(guò)（在黨衛(wèi)軍–在胡志明市).與正過(guò)壓一樣，其他MOS器件也是非飽和的。

Q. 負(fù)載如何影響鉗位電壓？

A.當(dāng)通道加載時(shí)，通道輸出將箝位在閾值之間的電壓值。例如，負(fù)載為 1 kΩ，V 時(shí)DD= 15 V，正過(guò)壓，輸出將箝位在DD–在田納西– ΔV，其中 ΔV 是由于非飽和 MOS 器件通道上的 IR 壓降造成的。在下面顯示的示例中，鉗位NMOS輸出端的電壓為13.5 V。其余兩個(gè)MOS器件的導(dǎo)通電阻通常為100 Ω。因此，電流為13.5 V/（1 kΩ + 100 Ω） = 12.27 mA。這會(huì)在NMOS和PMOS兩端產(chǎn)生1.2 V的壓降，從而產(chǎn)生12.3 V的鉗位電壓。故障條件下的電流由輸出上的負(fù)載決定，即在鉗/RL.

問(wèn)。 故障保護(hù)多路復(fù)用器和通道保護(hù)器在電源缺電時(shí)是否正常工作。

A.是的。當(dāng)電源軌關(guān)閉或暫時(shí)斷開(kāi)時(shí)，這些器件仍能正常工作。當(dāng) VDD和 V黨衛(wèi)軍等于0 V，所有晶體管都關(guān)閉，如圖所示，電流限制在亞納安級(jí)。

Q. 什么是“電荷注入”？

A.模擬開(kāi)關(guān)和多路復(fù)用器中的電荷注入是由構(gòu)成模擬開(kāi)關(guān)的NMOS和PMOS晶體管相關(guān)的雜散電容引起的電平變化。下圖模擬了模擬開(kāi)關(guān)的結(jié)構(gòu)以及與這種實(shí)現(xiàn)相關(guān)的雜散電容。該結(jié)構(gòu)基本上由并聯(lián)的NMOS和PMOS器件組成。這種布置為雙極性輸入信號(hào)產(chǎn)生熟悉的“浴缸”電阻曲線。等效電路顯示了影響電荷注入效應(yīng)的主要寄生電容C粵港網(wǎng)（NMOS 柵極到排水管）和 C國(guó)內(nèi)生產(chǎn)總值（PMOS柵極到排水）。與PMOS器件相關(guān)的柵極漏極電容約為NMOS器件的兩倍，因?yàn)橐箖蓚€(gè)器件具有相同的導(dǎo)通電阻，PMOS器件的面積約為NMOS的兩倍。因此，相關(guān)雜散電容約為市場(chǎng)上典型開(kāi)關(guān)的NMOS器件的兩倍。

當(dāng)開(kāi)關(guān)打開(kāi)時(shí)，正電壓施加到NMOS的柵極，負(fù)電壓施加到PMOS的柵極。由于雜散柵極-漏極電容不匹配，因此向漏極注入不等量的正電荷和負(fù)電荷。結(jié)果是從開(kāi)關(guān)輸出端去除電荷，表現(xiàn)為負(fù)向電壓尖峰。由于模擬開(kāi)關(guān)現(xiàn)在導(dǎo)通，因此負(fù)電荷通過(guò)開(kāi)關(guān)的導(dǎo)通電阻（100 Ω）快速放電。這可以在5 μs的仿真圖中看到。然后，當(dāng)開(kāi)關(guān)關(guān)閉時(shí)，向NMOS的柵極施加負(fù)電壓，在PMOS的柵極施加正電壓。結(jié)果是電荷添加到開(kāi)關(guān)的輸出端。由于模擬開(kāi)關(guān)現(xiàn)在處于關(guān)閉狀態(tài)，因此注入正電荷的放電路徑為高阻抗（100 MΩ）。結(jié)果是負(fù)載電容存儲(chǔ)此電荷，直到開(kāi)關(guān)再次打開(kāi)。仿真圖清楚地表明了這一點(diǎn)，C上的電壓L（由于電荷注入）在170 mV保持恒定，直到開(kāi)關(guān)在25 μs再次導(dǎo)通。此時(shí)，將等量的負(fù)電荷注入輸出端，從而降低C上的電壓L至 0 V。在35 μs時(shí)，開(kāi)關(guān)再次打開(kāi)，該過(guò)程以這種循環(huán)方式繼續(xù)。

在較低的開(kāi)關(guān)頻率和負(fù)載電阻下，開(kāi)關(guān)輸出將包含正毛刺和負(fù)毛刺，因?yàn)樽⑷氲碾姾稍谙乱淮伍_(kāi)關(guān)轉(zhuǎn)換之前泄漏。

Q. 如何提高模擬開(kāi)關(guān)的電荷注入性能？

A.如上所述，電荷注入效應(yīng)是由NMOS和PMOS器件的寄生柵極-漏極電容不匹配引起的。因此，如果這些寄生效應(yīng)可以匹配，那么電荷注入效應(yīng)將很小。這正是ADI公司CMOS開(kāi)關(guān)和多路復(fù)用器所做的。通過(guò)在NMOS器件的柵極和漏極之間引入一個(gè)虛擬電容來(lái)實(shí)現(xiàn)匹配。

不幸的是，匹配僅在一組特定條件下完成，即當(dāng)兩個(gè)器件的源上的電壓為0 V時(shí)。其原因是寄生電容C粵港網(wǎng)和 C國(guó)內(nèi)生產(chǎn)總值，不是恒定的;它們隨源電壓而變化。當(dāng)NMOS和PMOS的源電壓變化時(shí)，它們的溝道深度會(huì)發(fā)生變化，并且隨之而來(lái)的是C粵港網(wǎng)和 C國(guó)內(nèi)生產(chǎn)總值.由于在 V 處的這種匹配源= 0 V 對(duì)于 V 的其他值，電荷注入效應(yīng)將很明顯源.

注意：電荷注入通常在數(shù)據(jù)手冊(cè)中指定在這些匹配條件下，即V源= 0 V。在這些條件下，大多數(shù)開(kāi)關(guān)的電荷注入通常相當(dāng)好，最大值為2至3 pC。但是，對(duì)于V的其他值，電荷注入將增加源，在一定程度上取決于各個(gè)交換機(jī)。許多數(shù)據(jù)手冊(cè)將顯示電荷注入與源電壓的函數(shù)關(guān)系圖。

問(wèn)：如何在應(yīng)用程序中最大程度地減少這些影響？

A.電荷注入的影響是由于注入固定量的電荷而對(duì)開(kāi)關(guān)輸出的電壓毛刺。毛刺幅度是開(kāi)關(guān)輸出負(fù)載電容以及開(kāi)關(guān)開(kāi)啟和關(guān)斷時(shí)間的函數(shù)。負(fù)載電容越大，輸出端的電壓毛刺越小，即Q = C × V，或V = Q/C，Q是固定的。當(dāng)然，可能并不總是能夠增加負(fù)載電容，因?yàn)樗鼤?huì)降低通道的帶寬。然而，對(duì)于音頻應(yīng)用，增加負(fù)載電容是減少那些不必要的“爆裂”和“咔嗒聲”的有效方法。

選擇導(dǎo)通和關(guān)斷時(shí)間較慢的開(kāi)關(guān)也是降低開(kāi)關(guān)輸出端毛刺幅度的有效方法。相同的固定量電荷在較長(zhǎng)的時(shí)間段內(nèi)注入，因此具有更長(zhǎng)的泄漏時(shí)間段。結(jié)果是毛刺更寬，但幅度大大降低。這種技術(shù)在某些音頻開(kāi)關(guān)產(chǎn)品中得到了非常有效的應(yīng)用，例如SSM-2402 / SSM-2412，其中導(dǎo)通時(shí)間設(shè)計(jì)為10 ms量級(jí)。

值得一提的另一點(diǎn)是，電荷注入性能與開(kāi)關(guān)的導(dǎo)通電阻直接相關(guān)。一般來(lái)說(shuō)，R 越低上，電荷注入性能越差。其原因純粹是由于相關(guān)的幾何形狀，因?yàn)?R上通過(guò)增加 NMOS 和 PMOS 器件的面積來(lái)減少，從而增加 CGDN 和 C國(guó)內(nèi)生產(chǎn)總值.所以權(quán)衡 R上在許多應(yīng)用中，減少電荷注入也可能是一種選擇。

Q. 如何評(píng)估模擬開(kāi)關(guān)或多路復(fù)用器的電荷注入性能？

A.評(píng)估開(kāi)關(guān)電荷注入性能的最有效方法是使用類似于如下所示的設(shè)置。通過(guò)以相對(duì)較高的頻率（<10 kHz）打開(kāi)和關(guān)閉開(kāi)關(guān)，并觀察示波器上的開(kāi)關(guān)輸出（使用高阻抗探頭），將觀察到類似于圖11所示的跡線。注入負(fù)載的電荷量由下式給出ΔV外× CL.哪里ΔV外是輸出脈沖幅度。

審核編輯：郭婷