0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?

OpenFPGA ? 來(lái)源:傅里葉的貓 ? 2023-06-16 16:53 ? 次閱讀

Q:Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?

A:以下圖為例:下面的schematic種,有實(shí)線也有虛線

f7b0972a-0c21-11ee-962d-dac502259ad0.png

但當(dāng)我們把整個(gè)to_bcd_i0都展開(kāi)并定位到該FDRE時(shí),顯示如下:

f7c26d10-0c21-11ee-962d-dac502259ad0.png

可以看到,顯示都是實(shí)線。

如果在schematic中觀察這兩個(gè)圖的差別,就很容易看出,顯示虛線是因?yàn)檫@個(gè)net還連到了其他地方,但并沒(méi)有在當(dāng)前的schematic中顯示出來(lái),而實(shí)線則表示該net并未連接到其他地方,該schematic已經(jīng)顯示出了這個(gè)net的全部連接。

Q:Vivado Schematic可以直接定位到source code嗎?

A:在查時(shí)序報(bào)告時(shí),很多工程師都希望能直接定位到源碼處,此時(shí)我們可以打開(kāi)時(shí)序違例處的schematic中的cell,然后右鍵,就可以直接跳轉(zhuǎn)了。

f7dd36ea-0c21-11ee-962d-dac502259ad0.png





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA設(shè)計(jì)
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26518
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66539

原文標(biāo)題:【Vivado那些事兒】Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    JAVA編程實(shí)例:虛線實(shí)線

    JAVA編程實(shí)例:虛線實(shí)線 import java.awt.*;import javax.swing.*;public class LineDemo extends JFrame
    發(fā)表于 12-06 12:36

    mspG2553 TimerA和TimerB什么區(qū)別?TA1和TA0什么區(qū)別?

    mspG2553 TimerA和TimerB什么區(qū)別?TA1和TA0什么區(qū)別?
    發(fā)表于 05-15 22:39

    McFW的DEI和DEIH什么區(qū)別?

    McFW的DEI和DEIH什么區(qū)別?
    發(fā)表于 06-21 04:06

    self-cheack testcase與testbench什么區(qū)別嗎?

    小白入門(mén)求教 書(shū)中的self-cheack testcase與testbench什么區(qū)別么? 或者說(shuō)這兩個(gè)之間聯(lián)系么? 實(shí)際問(wèn)題:我自己寫(xiě)出來(lái)一個(gè)NICE的協(xié)處理器擴(kuò)展,在vivado
    發(fā)表于 08-12 06:59

    vitis和vivado什么區(qū)別和聯(lián)系呢?

    vitis和vivado什么區(qū)別和聯(lián)系呢
    發(fā)表于 10-16 07:55

    JAVA教程之虛線實(shí)線

    JAVA教程之虛線實(shí)線,很好的學(xué)習(xí)資料。
    發(fā)表于 03-31 11:13 ?3次下載

    PCBplane和layer什么區(qū)別?

    在設(shè)計(jì)PCBLayout的時(shí)候,根據(jù)項(xiàng)目需要,要設(shè)計(jì)多層PCB,這時(shí)候需要添加“層”,以Altium Designer為例,所要添加的層“Plane”和“Player”之分。那Plane和Player什么區(qū)別呢?
    發(fā)表于 11-13 15:29 ?1.5w次閱讀

    時(shí)序圖中的實(shí)線虛線分別表示什么意思

    message。虛線代表控制返回,一般可以省略。需要強(qiáng)調(diào)控制轉(zhuǎn)移地時(shí)候畫(huà)出。序列圖中的消息可分為基礎(chǔ)消息、自調(diào)用消息、回送消息。其中回送消息(也就是返回)是用虛線的,其余都是實(shí)線
    發(fā)表于 11-20 09:37 ?13.3w次閱讀
    時(shí)序圖中的<b class='flag-5'>實(shí)線</b>和<b class='flag-5'>虛線</b>分別表示什么意思

    RTOS和 TSOS什么區(qū)別?

    RTOS和TSOS什么區(qū)別
    的頭像 發(fā)表于 03-12 11:22 ?4579次閱讀

    Vivado HLS和Vitis HLS 兩者之間什么區(qū)別

    Vivado HLS 2020.1將是Vivado HLS的最后一個(gè)版本,取而代之的是VitisHLS。那么兩者之間什么區(qū)別呢? Default User Control Setti
    的頭像 發(fā)表于 11-05 17:43 ?3.9w次閱讀

    單片機(jī)和PLC什么區(qū)別

    單片機(jī)和PLC什么區(qū)別?
    發(fā)表于 11-13 19:21 ?11次下載
    單片機(jī)和PLC<b class='flag-5'>有</b><b class='flag-5'>什么區(qū)別</b>?

    單片機(jī)和PLC什么區(qū)別?

    單片機(jī)和PLC什么區(qū)別
    發(fā)表于 11-23 16:21 ?79次下載
    單片機(jī)和PLC<b class='flag-5'>有</b><b class='flag-5'>什么區(qū)別</b>?

    Vivado Schematic實(shí)線虛線什么區(qū)別

    Vivado Schematic實(shí)線虛線什么區(qū)別
    的頭像 發(fā)表于 06-06 11:13 ?1163次閱讀
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Schematic</b><b class='flag-5'>中</b>的<b class='flag-5'>實(shí)線</b>和<b class='flag-5'>虛線</b><b class='flag-5'>有</b><b class='flag-5'>什么區(qū)別</b>?

    pcb軟板和硬板什么區(qū)別

    pcb軟板和硬板什么區(qū)別
    的頭像 發(fā)表于 12-19 10:01 ?1973次閱讀

    hdi板與普通pcb什么區(qū)別

    hdi板與普通pcb什么區(qū)別
    的頭像 發(fā)表于 12-28 10:26 ?2810次閱讀