Q:Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
A:以下圖為例:下面的schematic種,有實(shí)線也有虛線
但當(dāng)我們把整個(gè)to_bcd_i0都展開(kāi)并定位到該FDRE時(shí),顯示如下:
可以看到,顯示都是實(shí)線。
如果在schematic中觀察這兩個(gè)圖的差別,就很容易看出,顯示虛線是因?yàn)檫@個(gè)net還連到了其他地方,但并沒(méi)有在當(dāng)前的schematic中顯示出來(lái),而實(shí)線則表示該net并未連接到其他地方,該schematic已經(jīng)顯示出了這個(gè)net的全部連接。
Q:Vivado Schematic可以直接定位到source code嗎?
A:在查時(shí)序報(bào)告時(shí),很多工程師都希望能直接定位到源碼處,此時(shí)我們可以打開(kāi)時(shí)序違例處的schematic中的cell,然后右鍵,就可以直接跳轉(zhuǎn)了。
審核編輯:劉清
-
FPGA設(shè)計(jì)
+關(guān)注
關(guān)注
9文章
428瀏覽量
26518 -
Vivado
+關(guān)注
關(guān)注
19文章
812瀏覽量
66539
原文標(biāo)題:【Vivado那些事兒】Vivado Schematic中的實(shí)線和虛線有什么區(qū)別?
文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論