IBIS建模：為何以及如何創(chuàng)建您自己的IBIS模型

Rolynd Aquino ， Francis Ian Calubag， 和 Janchris Espinoza

本文提供有關(guān)在創(chuàng)建IBIS模型時(shí)如何使用LTspice?的說(shuō)明指南，涵蓋從IBIS預(yù)建模程序到IBIS模型驗(yàn)證的整個(gè)過(guò)程。本文還詳細(xì)介紹如何在LTspice中為IBIS模型準(zhǔn)確提取I-V、V-T、斜坡和C_comp數(shù)據(jù)。此外，還提供定性和定量FOM方法，用于驗(yàn)證IBIS模型的性能。該應(yīng)用案例展示了為假設(shè)的ADxxxx三態(tài)數(shù)字緩沖器開(kāi)發(fā)IBIS模型的過(guò)程，其中包含適合輸入和三態(tài)CMOS接口的可用IBIS模板，有助于即刻開(kāi)始創(chuàng)建您的IBIS模型。

簡(jiǎn)介

在構(gòu)建任何系統(tǒng)時(shí)，仿真都發(fā)揮著關(guān)鍵作用。它幫助設(shè)計(jì)人員預(yù)見(jiàn)問(wèn)題，進(jìn)而避免費(fèi)時(shí)且成本高昂的修改。我們的目標(biāo)始終是一次就成功！在仿真高速數(shù)字接口時(shí)，如果設(shè)計(jì)不當(dāng)，簡(jiǎn)單的PCB走線可能會(huì)影響信號(hào)質(zhì)量。在信號(hào)完整性仿真中，IBIS（輸入/輸出緩沖器信息規(guī)范）模型用來(lái)表示器件的數(shù)字接口。

如IBIS系列文章的 第1部分 所述，IBIS是一個(gè)行為模型，通過(guò)以表格形式列出的電流與電壓(I-V)和電壓與時(shí)間(V-T)數(shù)據(jù)來(lái)描述器件的數(shù)字接口的電氣特征。IBIS模型應(yīng)盡量準(zhǔn)確，且不含任何解析錯(cuò)誤，避免在之后使用時(shí)出現(xiàn)問(wèn)題。此外，對(duì)于具有數(shù)字接口的每個(gè)部件或器件，都應(yīng)該提供可用的IBIS模型。這樣客戶需要時(shí)，可直接從制造商的網(wǎng)頁(yè)上下載。但是，事實(shí)并非總是如此。對(duì)于IBIS模型用戶，他們常遇到的一個(gè)問(wèn)題就是模型的可用性。當(dāng)他們?cè)谠O(shè)計(jì)中選用的部件沒(méi)有IBIS模型時(shí)，其產(chǎn)品開(kāi)發(fā)可能受阻。

IBIS模型最好是由其制造商提供；但是，用戶也可以創(chuàng)建IBIS模型。本文介紹如何使用LTspice，基于SPICE模型創(chuàng)建最基礎(chǔ)的IBIS模型。下文使用 IBIS建模手冊(cè) （IBIS 4.0版）中的規(guī)格來(lái)介紹LTspice仿真設(shè)置。還要介紹如何使用定性和定量品質(zhì)因數(shù)來(lái)驗(yàn)證IBIS模型。

何謂"最基本的"IBIS模型？

為了幫助客戶使用LTspice創(chuàng)建基本的IBIS模型，需要先定義"基本"一詞?；镜腎BIS模型不僅取決于I/O模型關(guān)鍵字，還取決于需要建模的數(shù)字緩沖器的類型。這意味著需要重新審視IBIS的早期版本，以定義建立緩沖器模型需要滿足的最低要求，以及當(dāng)時(shí)建模的數(shù)字接口的類型。事實(shí)證明，單端CMOS緩沖器是可以使用IBIS建模的最簡(jiǎn)單的數(shù)字IO之一，本文將予以介紹。

圖1.3態(tài)CMOS緩沖器的IBIS模型。

Model_type	[封裝]	C_comp	[GND_ Clamp]	[Power_ Clamp]	[下拉]	[上拉]	V-T表	[斜坡]
輸入	?	?	?	?	—	—	—	—
3態(tài)	?	?	?	?	?	?	?	?
I/O	?	?	?	?	?	?	?	?

圖1顯示3態(tài)CMOS緩沖器IBIS模型的結(jié)構(gòu)。如 第1部分所述，IBIS模型中的組件或關(guān)鍵字取決于模型類型。表1匯總列出基本的IBIS模型的組件，具體由Model_type決定。

應(yīng)用案例

在本文中，我們將使用一個(gè)假設(shè)的ADxxxx器件的LTspice模型來(lái)創(chuàng)建IBIS模型。它是一個(gè)帶有使能引腳的單輸入和單輸出數(shù)字緩沖器。因此，得到的IBIS模型將具有兩個(gè)輸入（DIN1和EN）、一個(gè)三態(tài)輸出(DOUT1)。

一般來(lái)說(shuō)，生成IBIS模型有五個(gè)基本步驟：

建立預(yù)建模程序。

對(duì)從SPICE模型中提取的C_comp、V-I和V-T數(shù)據(jù)進(jìn)行LTspice仿真。

格式化IBIS文件。

使用IBIS解析器測(cè)試檢查文件。

比較IBIS模型與SPICE模型在相同加載條件下的仿真結(jié)果。

IBIS模型提供典型數(shù)據(jù)、最小數(shù)據(jù)和最大數(shù)據(jù)。它們通過(guò)工作電源電壓范圍、溫度和工藝來(lái)確定。為簡(jiǎn)潔起見(jiàn)，本文只討論典型條件。

Ibischk Golden Parser系列可用于檢查IBIS模型是否符合IBIS規(guī)范。ibischk可執(zhí)行文件可從IBIS.ORG網(wǎng)頁(yè)免費(fèi)獲取。本文使用集成ibischk的第三方IBIS模型編輯軟件。

預(yù)建模程序

在開(kāi)始仿真之前，用戶應(yīng)該下載器件的數(shù)據(jù)手冊(cè)，并安裝SPICE模型和LTspice文件。通過(guò)確定部件具備的數(shù)字接口數(shù)量和類型（例如，輸入、開(kāi)漏、三態(tài)等），對(duì)部件進(jìn)行初始評(píng)估。

根據(jù)器件數(shù)據(jù)手冊(cè)，確定工作電源電壓、工作溫度、集成電路(IC)封裝類型、器件引腳排列、數(shù)字輸出時(shí)序規(guī)格的加載條件（RLoad和/或CLoad），以及數(shù)字輸入的低電平輸入電壓(VINL)和高電平輸入電壓(VINH)。ADxxx SPICE模型如圖1所示，其指標(biāo)參數(shù)列在表2。

圖2.Adxxxx 3態(tài)數(shù)字緩沖器SPICE模型。

數(shù)據(jù)手冊(cè)參數(shù)	值
VDD	1.8 V（典型值）
工作溫度	25°C
VINL	0.3 × VDD
VINH	0.7 × VDD
IC封裝	6引腳SOT-23
CLOAD	15 pF

通過(guò)使用關(guān)鍵字，將有關(guān)器件數(shù)字接口的所有信息匯集到一個(gè)IBIS文件中。關(guān)鍵字是IBIS模型中用括號(hào)括起來(lái)的標(biāo)識(shí)符，如 第1部分所述。更多詳細(xì)信息請(qǐng)參閱此部分內(nèi)容。

與IC封裝模型相關(guān)的關(guān)鍵字是[Package]。它包含RLC（電阻-電感-電容）寄生參數(shù)，代表從芯片焊盤到IC焊盤/引腳的連接。此信息可從制造商處獲得。也可以查找另一個(gè)IBIS文件的[Package]數(shù)據(jù)，只要該器件采用的封裝與正在評(píng)估的器件完全相同，并且來(lái)自同一制造商。6引腳SOT-23封裝的器件封裝寄生參數(shù)如表3所示。

[封裝]
變量	典型值	最小值	最大值
R_pkg	1.595E-01	NA	NA
L_pkg	4.455E-09	NA	NA
C_pkg	0.370E-12	NA	NA

器件引腳排列如表4所示。關(guān)鍵字[Pin]用于描述引腳及其對(duì)應(yīng)的模型名稱。[Pin]一般為3列格式。第一列是引腳編號(hào)，第二列是引腳描述，第三列是模型名稱。有些封裝包含類似的引腳（VCC、GND）。這些引腳可以按模型分組和描述。在這種情況下，由于SPICE模型沒(méi)有給出有關(guān)內(nèi)部晶體管級(jí)原理圖的信息，因此最好為每個(gè)數(shù)字接口創(chuàng)建單獨(dú)的模型。在IBIS文件中，模型名稱"Power"和"GND"用于命名電源和接地引腳。非數(shù)字接口和"請(qǐng)勿連接"引腳則描述為"NC"或無(wú)連接。請(qǐng)注意，模型名稱是區(qū)分大小寫(xiě)的。由于在稍后的建模程序中還會(huì)用到，所以需給出具體的模型名稱。

[Pin]	Signal_name	Model_name
1	VDD	Power
2	DIN1	cmos_di1
3	EN	cmos_en
4	DOUT1	cmos_out1
5	GND	GND
6	NC	NC

ADxxxx真值表如表5所示。這在建立LTspice仿真時(shí)非常有用。還必須要知道如何將DOUT1引腳設(shè)置為高阻抗（高阻）模式、邏輯1和邏輯0。

EN	DIN1	DOUT1
0	0	高阻
0	1	高阻
1	0	0
1	1	1

LTspice設(shè)置和仿真

一般來(lái)說(shuō)，IBIS模型通過(guò)前面提到的I-V（電流與電壓）和V-T（電壓與時(shí)間）數(shù)據(jù)描述數(shù)字緩沖器的行為。進(jìn)行IBIS建模時(shí)，每種類型的數(shù)字接口都擁有一組自己的I-V和/或V-T數(shù)據(jù)，如表1所示。表6更加詳細(xì)地列出了這些數(shù)據(jù)集。注意查看每個(gè)數(shù)據(jù)集的注釋。那些標(biāo)記為"推薦"的數(shù)據(jù)，表示這些數(shù)據(jù)缺失不會(huì)在ibischk解析器測(cè)試中導(dǎo)致誤差。但是，這些數(shù)據(jù)集對(duì)通道仿真有一定的作用。例如，鉗位數(shù)據(jù)有助于分析信號(hào)反射。

	IBIS關(guān)鍵字		輸入	3態(tài)
V-I數(shù)據(jù)	C_comp Z		必需	必需
	[Power_Clamp]		推薦	推薦
	[GND_Clamp]		推薦	推薦
	[上拉]		—	必需
	[下拉]		—	必需
V-T數(shù)據(jù)	[上升波形]	加載至VDD	—	推薦
		加載至VDD	—	推薦
	[下降波形]	加載至VDD	—	推薦
		加載至VDD	—	推薦
	[斜坡]		—	必需

[Power_Clamp]和[GND_Clamp]

圖3.[Power_Clamp]和[GND_Clamp]關(guān)鍵字結(jié)構(gòu)的概念圖。

[GND_Clamp]和[Power_Clamp]通過(guò)以表格形式列出的I-V數(shù)據(jù)顯示數(shù)字緩沖器的靜電放電(ESD)器件的行為。[Power_Clamp]表示以VDD為基準(zhǔn)的ESD器件的整體行為，接地箝位表示以GND為基準(zhǔn)的ESD器件的整體行為。

在LTspice中，I-V數(shù)據(jù)可以使用.DC SPICE命令/指令進(jìn)行測(cè)量。DOUT1的接地箝位用圖4所示設(shè)置進(jìn)行測(cè)量。在該設(shè)置中，使用適當(dāng)?shù)碾娫措妷簩⒃撈骷渲脼楦咦钁B(tài)模式（請(qǐng)參見(jiàn)表5）。這可以確保將ESD器件與核心電路隔離。VSWEEP是以GND為基準(zhǔn)的掃描電壓。使VSWEEP基準(zhǔn)電壓接地，確保只顯示GND箝位ESD器件的特征。

圖4.ADxxxx DOUT1接地箝位設(shè)置。

根據(jù)IBIS規(guī)格，應(yīng)掃描電壓軌以外（最好從-VDD到2 × VDD）的I-V數(shù)據(jù)，本例中是從–1.8 V到+3.6 V。通過(guò)直接執(zhí)行此操作，掃描VDD以外的電壓將會(huì)開(kāi)啟電源箝位ESD器件。為了避免這種情況，首先在–1.8 V至+1.8 V范圍內(nèi)掃描VSWEEP，并使用外推方法添加3.6 V數(shù)據(jù)點(diǎn)。此方法適用于所有I-V數(shù)據(jù)集。

另外，請(qǐng)注意所有I-V數(shù)據(jù)集最多只接受100個(gè)數(shù)據(jù)點(diǎn)。如果數(shù)據(jù)點(diǎn)超過(guò)這個(gè)數(shù)目，在ibischk解析器測(cè)試中會(huì)提示錯(cuò)誤。設(shè)置.DC命令的增量，使得到的數(shù)據(jù)點(diǎn)數(shù)量小于或等于99。這是為了容納用于2 × VDD外推的一個(gè)額外數(shù)據(jù)點(diǎn)。

進(jìn)行直流掃描時(shí)，仿真中可能出現(xiàn)非常大的反向電流。要解決這個(gè)問(wèn)題，將起始掃描從近似二極管勢(shì)壘電位(-0.7 V)設(shè)置為VDD (+1.8 V)。然后將數(shù)據(jù)外推至符合–VDD至2 × VDD I-V數(shù)據(jù)。另一種方法是將一個(gè)小電阻Rser與VSWEEP串聯(lián)，以限制極端電流。

單擊運(yùn)行按鈕，LTspice開(kāi)始運(yùn)行仿真。由于正在評(píng)估DOUT1，所以目標(biāo)節(jié)點(diǎn)為Ix(U1:DOUT1)。雖然從技術(shù)角度來(lái)看I(VSWEEP)也是正確的，但I(xiàn)BIS模型需要Ix(U1:DOUT1)上的電流極性。這是為了最大限度減少I(VSWEEP)數(shù)據(jù)的進(jìn)一步格式化，使其適合模型。結(jié)果應(yīng)該如圖5所示。仿真完成后，先單擊結(jié)果窗口保存數(shù)據(jù)，然后單擊文件 -> 將數(shù)據(jù)導(dǎo)出為文本。導(dǎo)航至要保存的目錄，單擊受測(cè)節(jié)點(diǎn)，然后單擊OK（如圖6所示）。

圖5.接地箝位仿真結(jié)果。

圖6.將仿真數(shù)據(jù)導(dǎo)出為文本。

[Power_Clamp]數(shù)據(jù)提取與接地箝位設(shè)置類似，因此掃描電壓VSWEEP以VDD為基準(zhǔn)。設(shè)置和結(jié)果如圖7所示。

圖7.ADxxxx OUT1電源箝位設(shè)置和結(jié)果。

[下拉]和[上拉]

圖8顯示了I-V關(guān)鍵字結(jié)構(gòu)的概念圖。[下拉]和[上拉]表示緩沖器中上拉和下拉元素的行為。如果以圖表形式表示，它們看起來(lái)就像MOSFET的I-V特征曲線。在提取[下拉]和[上拉]數(shù)據(jù)時(shí)，了解如何通過(guò)器件的真值表操控從輸出引腳輸出的信號(hào)非常重要。提取[下拉]和[上拉]數(shù)據(jù)的設(shè)置與[GND_Clamp]和[Power_Clamp]類似，即DOUT1引腳使能，且不處于高阻模式。

圖8.I-V關(guān)鍵字結(jié)構(gòu)的概念圖。

要提取[下拉]數(shù)據(jù)，DOUT1引腳應(yīng)設(shè)置為邏輯0輸出或0 V。所以，必須設(shè)置適當(dāng)?shù)碾娫措妷?，如圖9所示。對(duì)EN引腳施加1.8 V的等效邏輯高壓，以使能DOUT1引腳，對(duì)DIN1引腳施加邏輯0或0 V，將DOUT1引腳設(shè)置為邏輯0輸出。可以通過(guò)真值表（表5）進(jìn)行確認(rèn)。結(jié)果如圖10所示。

圖9.ADxxxx OUT1下拉設(shè)置。

圖10.ADxxxx OUT1下拉圖。

放大[下拉]數(shù)據(jù)，它類似于MOSFET的I-V特征曲線，如圖11所示。

圖11.ADxxxx DOUT1下拉圖（縮放視圖）。

在保存下拉數(shù)據(jù)時(shí)，請(qǐng)注意它構(gòu)成了[GND_Clamp]和[下拉]的總電流。圖12可以更好地說(shuō)明這一點(diǎn)。要移除[GND_Clamp]組件，只需從[下拉]保存數(shù)據(jù)中逐點(diǎn)減去它。為了簡(jiǎn)化這一操作，[GND_Clamp]和[下拉]直流分析的電壓增量、開(kāi)始電壓和結(jié)束電壓必須相同。

圖12.來(lái)自下拉保存數(shù)據(jù)的實(shí)際電流。

獲取上拉數(shù)據(jù)的設(shè)置如圖13所示。提供適當(dāng)?shù)碾娫措妷?，以將DOUT1設(shè)置為邏輯1 (1.8 V)。這將確保上拉元件激活/開(kāi)啟。然后，VSWEEP也在–1.8 V至+1.8 V范圍內(nèi)掃描，并且以VDD為基準(zhǔn)。以這種方式連接VSWEEP，可以防止用戶格式化數(shù)據(jù)以符合IBIS規(guī)范。

圖13.ADxxxx DOUT1上拉設(shè)置和結(jié)果。

與[下拉]一樣，保存的[上拉]數(shù)據(jù)是從[Power_ Clamp]和[上拉]總電流得出的結(jié)果。因此，用戶需要從保存的[上拉]數(shù)據(jù)中逐點(diǎn)減去數(shù)據(jù)，以去除[Power_Clamp]組件，如果它們的直流掃描參數(shù)相同，這很容易完成。提醒大家，對(duì)所有的I-V數(shù)據(jù)測(cè)量使用相同的直流掃描參數(shù)。

圖14.來(lái)自保存的[上拉]數(shù)據(jù)的實(shí)際電流。

[C_comp]

[C_comp]關(guān)鍵字代表緩沖器的電容，其最小、典型和最大拐角的值各不相同。它是晶體管和裸片的電容，與封裝電容不同?？梢圆捎脙煞N方式提取[C_comp]。當(dāng)引腳由交流電壓供電時(shí)，可以使用方程1中的公式來(lái)得出近似值，也可以使用方程2中的公式進(jìn)行計(jì)算。

其中：

ImIac：被測(cè)電流的虛值

F：交流電源的頻率

VAC：交流電源的幅度

使用LTspice進(jìn)行C_Comp提取

如圖15所示，可以通過(guò)提供交流電壓和頻率掃描來(lái)提取緩沖器電容。由于提供的是交流電壓，所以要測(cè)量電流的實(shí)部和虛部部分。當(dāng)用交流電壓供電時(shí)，必須反轉(zhuǎn)電流的極性，以測(cè)量緩沖器的輸入電流值。測(cè)量輸出緩沖器電容時(shí)，對(duì)于圖15所示的圖，唯一要做的更改就是必須將交流電源連接至輸出引腳。

圖15.ADxxxx C_comp提取設(shè)置。

交流電壓的幅值可以是任意值，但通常設(shè)置為1 V。它將按照SPICE指令進(jìn)行頻率掃描。使用.AC命令繪制波形時(shí)，默認(rèn)設(shè)置為以波特模式顯示，單位為dB。必須將其設(shè)置為笛卡爾模式才能查看電流值，這樣可以直接使用緩沖器電容公式進(jìn)行處理。要查看緩沖器電容波形，用戶必須先右鍵單擊波形窗口，然后單擊添加走線，再選擇被測(cè)量的引腳。波形圖窗口將顯示兩條線。

實(shí)線表示被測(cè)電流的實(shí)部，虛線表示被測(cè)電流的虛部。

圖16.向圖中添加走線對(duì)話框。

若要將圖形設(shè)置從波特改為笛卡爾，右鍵單擊波形窗口左側(cè)的y軸，以打開(kāi)左縱軸—幅度對(duì)話框。然后將圖示方式從波特改為笛卡爾。

圖17.將圖設(shè)置從波特改成笛卡爾。

用于C_Comp設(shè)置的LTspice指令

LTspice指令用于設(shè)置電路的工作模式、測(cè)量變量和過(guò)程參數(shù)，以計(jì)算C_comp。以下是用來(lái)測(cè)量緩沖器的C_comp值的LTspice指令：

.AC Lin 10 1k 10k：將電路的工作模式設(shè)置為從1 kHz至10 kHz的交流線性頻率掃描。

.Options meascplxfmtu：將.meas命令的默認(rèn)結(jié)果更改為波特、奈奎斯特或笛卡爾模式。

.Options measdgt：設(shè)置.meas語(yǔ)句的有效數(shù)字位數(shù)。

.meas語(yǔ)句：這些指令用來(lái)找出電路中某些參數(shù)的值。

這些SPICE指令可以根據(jù)用戶想要顯示的參數(shù)進(jìn)行修改。有關(guān)在LTspice中可使用的指令的詳細(xì)說(shuō)明，請(qǐng)參閱LTspice Help。測(cè)量語(yǔ)句的結(jié)果可以在工具 > SPICE錯(cuò)誤日志中查看。

SPICE錯(cuò)誤日志中顯示的結(jié)果將采用笛卡爾形式。X坐標(biāo)為電流和緩沖電容的實(shí)部，Y坐標(biāo)為電流和緩沖器電容的虛部。如上所述，在測(cè)量緩沖器電容時(shí)，電流的虛部是緩沖器電容所需的部分，所以C_comp的實(shí)際值就是圖18中突出顯示的值。

圖18.SPICE錯(cuò)誤日志中的測(cè)量語(yǔ)句結(jié)果。

[上升波形]和[下降波形]

什么是上升和下降波形？

[上升波形]和[下降波形]關(guān)鍵詞模擬輸出緩沖器的切換行為。對(duì)于輸出模型，建議包含四個(gè)V-T數(shù)據(jù)集：上升和下降波形，以地為基準(zhǔn)加載；上升和下降波形，以VDD為基準(zhǔn)加載。

提取上升和下降V-T數(shù)據(jù)

要在LTspice中提取OUT1的上升或下降波形，以分段線性(PWL)信號(hào)或?qū)⒚}沖電壓電源的形式向輸入引腳發(fā)送上升沿或下降沿輸入激勵(lì)。仿真中使用的輸入刺激的轉(zhuǎn)換必須要快，以便為模型提取出最快的輸出轉(zhuǎn)換。在測(cè)量輸出引腳的電壓時(shí)，將使用.TRAN命令對(duì)原理圖進(jìn)行瞬態(tài)分析。將一個(gè)50 Ω電阻用作負(fù)載，用于提取3態(tài)輸出緩沖器的4個(gè)V-T波形的數(shù)據(jù)，但它可能會(huì)因緩沖器設(shè)計(jì)和驅(qū)動(dòng)能力有所不同，以進(jìn)行輸出轉(zhuǎn)換。50 Ω為V-T數(shù)據(jù)提取的默認(rèn)加載值，因?yàn)樗荘CB走線電阻的典型值。將50 Ω負(fù)載連接到緩沖器相對(duì)地（加載至接地）或VDD（加載至VDD）的輸出引腳。

圖19.使用脈沖電壓電源的采樣上升沿輸入刺激。

通過(guò)以地為基準(zhǔn)50 Ω負(fù)載獲取下降波形

為了產(chǎn)生一個(gè)以地為基準(zhǔn)的下降輸出波形，需要一個(gè)下降沿輸入，并且50 Ω負(fù)載需要以GND為基準(zhǔn)，如圖20所示。得到的V-T波形如圖21所示，其中輸出穩(wěn)定在16 ns到20 ns左右。需要注意的是，瞬態(tài)分析時(shí)間應(yīng)足以捕捉下降波形（在穩(wěn)定時(shí)）。

圖20.通過(guò)以地為基準(zhǔn)的50 Ω負(fù)載獲取下降波形的ADxxxx設(shè)置。

圖21.通過(guò)以地為基準(zhǔn)的50 Ω負(fù)載獲取下降波形的ADxxxx結(jié)果。

通過(guò)以VDD為基準(zhǔn)50 Ω負(fù)載獲取下降波形

圖22顯示通過(guò)以VDD為基準(zhǔn)50 Ω負(fù)載獲取下降波形的設(shè)置和結(jié)果。如圖所示，要完全捕獲輸出的下降躍遷，需要50 ns瞬態(tài)時(shí)間。

圖22.采用以VDD為基準(zhǔn)50 Ω負(fù)載的ADxxxx設(shè)置和DOUT1下降波形圖。

通過(guò)以地為基準(zhǔn)50 Ω負(fù)載獲取上升波形

對(duì)于上升波形，采用PWL信號(hào)形式的上升沿輸入刺激。圖23中的設(shè)置顯示，負(fù)載電阻連接至相對(duì)于地的輸出引腳，這將產(chǎn)生上升負(fù)載對(duì)地的V-T數(shù)據(jù)。

圖23.采用以地為基準(zhǔn)50 Ω負(fù)載的ADxxxx設(shè)置和DOUT1上升波形圖。

負(fù)載連接至VDD時(shí)的上升波形

使用相同的上升沿輸入刺激，但50 Ω需要以VDD為基準(zhǔn)。

檢查V-T數(shù)據(jù)正確性的一種方法是查看邏輯低電壓和邏輯高電壓。在VDD為基準(zhǔn)波形應(yīng)具有相同的邏輯低電壓和邏輯高電壓電平，并且邏輯高電壓應(yīng)與VDD相同。另一方面，以GND為基準(zhǔn)波形也應(yīng)具有相同的邏輯低電壓和邏輯高電壓，并且邏輯低電壓電平應(yīng)為約0 V。

圖24.采用以VDD為基準(zhǔn)50 Ω負(fù)載的ADxxxx設(shè)置和DOUT1上升波形圖。

導(dǎo)出波形

然后，必須執(zhí)行以下步驟，以保存從四個(gè)設(shè)置中提取的V-T波形：

右鍵單擊圖。

將鼠標(biāo)懸停在文件上，然后單擊將數(shù)據(jù)導(dǎo)出為文本。

圖25.將LTspice圖保存為文本文件。

選擇要導(dǎo)出的波形和導(dǎo)出波形的目錄。

圖26.選擇走線，設(shè)置保存目錄。

使用LTspice提取斜坡數(shù)據(jù)

[斜坡]關(guān)鍵字是斜坡率(dV/dt)，表示在上升或下降轉(zhuǎn)換沿的20%到80%位置捕捉的上升和下降VT數(shù)據(jù)。此方法可以在LTspice上實(shí)現(xiàn)，因?yàn)樗軌蚴褂?MEAS和.PARAM指令計(jì)算這些參數(shù)。可以通過(guò)在VT波形設(shè)置上添加SPICE指令來(lái)完成斜坡提取過(guò)程。這意味著斜坡和VT波形可以同時(shí)提取。

圖27顯示上升波形斜坡計(jì)算的設(shè)置。為了計(jì)算下降波形的斜坡，應(yīng)該互換VLO和VHI的時(shí)間值，因?yàn)橄陆敌逼碌妮敵霾ㄐ螐木彌_器的邏輯高電平開(kāi)始，并轉(zhuǎn)變?yōu)檫壿嫷碗娖健?/p>

圖27.ADxxxx VT設(shè)置，以及用于提取上升波形的斜坡的附加指令。

用于斜坡提取的LTspice指令

用于斜坡提取的SPICE指令如下：.TRAN，這是用于VT上升/下降波形的SPICE指令；.OPTIONS，用于將SPICE錯(cuò)誤日志上顯示的輸出設(shè)置為笛卡爾模式，并將其限制為所需的有效位數(shù)；.MEAS，用于斜坡的實(shí)際計(jì)算。

VLO：表示邏輯低電壓。

VHI：表示邏輯高電壓。

Diff：表示轉(zhuǎn)換的20%點(diǎn)位置的電壓，該電壓將分別與VLO和VHI參數(shù)相加和相減，以得到轉(zhuǎn)換的20%和80%點(diǎn)位置。

VX和VY：表示上升/下降轉(zhuǎn)換沿的20%和80%點(diǎn)位置的電壓。

dV和dT：這些是IBIS模型的[斜坡]關(guān)鍵字的計(jì)算值。

圖28.上升斜坡波形描述。

圖29.SPICE錯(cuò)誤日志，用于計(jì)算斜坡率。

構(gòu)建IBIS模型

所有提取的I-V和V-T數(shù)據(jù)都將編譯到BIS模型(.ibs)文件中。以下是IBIS文件的實(shí)際模板，用戶可以在構(gòu)建IBIS模型時(shí)用作參考。

.ibs文件以[IBIS Ver]關(guān)鍵字開(kāi)頭，后接文件名和修訂號(hào)。IBIS版本3.2將在[IBIS Ver]關(guān)鍵字中使用，因?yàn)樗菢?gòu)建3態(tài)輸出緩沖器所需的最低版本。.ibs文件的文件名應(yīng)和[文件名稱]關(guān)鍵字中的文件名相同；否則，解析器會(huì)將其檢測(cè)為錯(cuò)誤。此外，文件名不得包含任何大寫(xiě)字母，因?yàn)榻馕銎髦辉试S文件名使用小寫(xiě)字母。有關(guān)其他重要的關(guān)鍵字，將在后面章節(jié)中討論。

.ibs文件的下一部分包括[組件]、[制造商]、[封裝]和[引腳]關(guān)鍵字。ADxxxx有兩個(gè)輸入緩沖器（DIN1和EN）和一個(gè)輸出緩沖器(DOUT1)，因此它的IBIS模型總共有三個(gè)緩沖器模型。[封裝]關(guān)鍵字通過(guò)RLC封裝寄生值作為器件的封裝模型。所有器件緩沖器的模型名稱在[引腳]關(guān)鍵字下定義，這與在[模型]關(guān)鍵字下定義命名變量類似。

在.ibs文件的下一部分，使用測(cè)量得出的I-V和V-T數(shù)據(jù)構(gòu)建器件的數(shù)字緩沖器的模型。緩沖器模型的內(nèi)容因Model_type變量中指定的緩沖區(qū)類型而異。由于模型cmos_di1是一個(gè)輸入緩沖器，它的緩沖器模型只包含C_comp、[Power_Clamp]和[GND_Clamp]數(shù)據(jù)。輸入緩沖器模型還包括VINH和VINL值，這兩個(gè)值都可以在器件的數(shù)據(jù)手冊(cè)中找到。由于DIN1和EN都是輸入緩沖器，所以它們的緩沖器模型具有相同的結(jié)構(gòu)。

另一方面，3態(tài)緩沖器模型包含一些與輸入緩沖器模型類似的關(guān)鍵字，但包含額外的I-V和V-T數(shù)據(jù)。cmos_out1的緩沖器模型包括一個(gè)額外的子參數(shù)Cref，它代表輸出電容負(fù)載，還包括Vmeas，它代表基準(zhǔn)電壓電平。通常情況下，使用的Vmeas是VDD值的一半。

除了C_comp、[Power_Clamp]和[GND_Clamp]，3態(tài)緩沖器還包含額外的I-V數(shù)據(jù)：[上拉]和[下拉]。

最后，所有IBIS模型都應(yīng)該用[結(jié)尾]關(guān)鍵字作為結(jié)尾。

IBIS模型驗(yàn)證

正如本系列文章的 第1部分 所述，IBIS模型驗(yàn)證由解析器測(cè)試和相關(guān)過(guò)程組成。這些是確保IBIS文件符合IBIS規(guī)范的必要步驟，并且模型的執(zhí)行盡可能接近參考SPICE模型。

解析器測(cè)試

對(duì)于上一節(jié)中創(chuàng)建的IBIS文件，首先應(yīng)進(jìn)行解析器測(cè)試，然后再繼續(xù)執(zhí)行相關(guān)過(guò)程。ibischk是用于檢查IBIS文件的Golden Parser。它用于檢查IBIS文件是否符合IBIS協(xié)會(huì)設(shè)置的規(guī)范。有關(guān)更多信息，請(qǐng)?jiān)L問(wèn) ibis.org 。在撰寫(xiě)本文時(shí)，使用的最新解析器是ibischk版本7。

Visual IBIS Editor。這些工具有助于簡(jiǎn)化語(yǔ)法檢查。但是，如果用戶沒(méi)有這些工具，可以訪問(wèn) ibis.org免費(fèi)下載可執(zhí)行代碼。它是在各種操作系統(tǒng)上編譯的，所以用戶不必?fù)?dān)心應(yīng)使用哪種操作系統(tǒng)。

相關(guān)程序

在這個(gè)驗(yàn)證階段，需要檢查IBIS模型的性能是否與參考模型（在本例中為SPICE模型）相同。表7顯示不同的IBIS質(zhì)量級(jí)別（從0級(jí)到3級(jí)）。它描述了經(jīng)受不同程度測(cè)試后，IBIS模型的精確程度。在本例中，由于參考模型是ADxxxx SPICE模型，所以生成的IBIS模型的質(zhì)量等級(jí)為2a。這意味著它通過(guò)了解析器測(cè)試，具有數(shù)據(jù)手冊(cè)中所描述的一組正確完整的參數(shù)，并通過(guò)了相關(guān)程序。

質(zhì)量等級(jí)	說(shuō)明
0級(jí)	通過(guò)Golden Parser (ibischk)
1級(jí)	與檢查清單文件中一樣完整、正確。
2a級(jí)	與仿真相關(guān)
2b級(jí)	與測(cè)量相關(guān)
3級(jí)	以上全部

要將IBIS模型與參考SPICE模型關(guān)聯(lián)起來(lái)，可以按照一些常規(guī)步驟執(zhí)行操作。圖30中的流程圖總結(jié)了這些步驟。

圖30.IBIS與SPICE模型的關(guān)聯(lián)流程圖。

設(shè)置品質(zhì)因數(shù)

關(guān)聯(lián)的基礎(chǔ)是在相同的加載條件和輸入刺激下，IBIS模型的行為應(yīng)該與SPICE模型數(shù)字接口相同。這意味著從理論上，它們的輸出應(yīng)該重疊在一起。一般來(lái)說(shuō)，有兩種方法可以描述IBIS模型的輸出與SPICE參考模型的接近程度：定性方法和定量方法。用戶可以使用這兩種方法來(lái)確定IBIS模型與SPICE模型之間的關(guān)系。

定性FOM測(cè)試需要依靠用戶的觀察能力。它要求對(duì)兩個(gè)輸出進(jìn)行目視檢查，以確定是否通過(guò)相關(guān)性檢查。這可以通過(guò)疊加IBIS和SPICE的輸出結(jié)果來(lái)實(shí)現(xiàn)，并使用工程判斷來(lái)確定圖形是否相關(guān)。在進(jìn)行定量FOM測(cè)試之前，這可以作為相關(guān)性初步檢查。當(dāng)接口以相對(duì)較低的頻率或比特率運(yùn)行時(shí)，此測(cè)試就已足夠。

IBIS IO緩沖器精度手冊(cè)中提出了另一種定性FOM測(cè)試，即曲線包絡(luò)度。它使用過(guò)程電壓溫度極值定義的最小和最大曲線。最小和最大曲線作為相關(guān)性的邊界。要通過(guò)測(cè)試，IBIS結(jié)果中的所有點(diǎn)都應(yīng)該在最小和最大曲線之內(nèi)。這種方法在本文中不適用，因?yàn)樗鼉H適用于典型條件。

定量FOM測(cè)試使用數(shù)學(xué)運(yùn)算來(lái)衡量IBIS與SPICE之間的相關(guān)性。在IBIS IO緩沖器精度手冊(cè)中也提出了曲線包絡(luò)度，它使用IBIS和SPICE輸出的數(shù)據(jù)點(diǎn)。它計(jì)算IBIS和參考數(shù)據(jù)點(diǎn)之間x軸或y軸差值的絕對(duì)值除以軸上使用的總范圍和點(diǎn)數(shù)的乘積的總和。具體如公式3所示，此方法適合作為檢測(cè)本文所示的應(yīng)用案例的關(guān)聯(lián)方法。但是，還需要考慮其他因素。方程3中給出的FOM要求將IBIS和SPICE的結(jié)果映射到一個(gè)通用的x-y網(wǎng)格上，這將用到數(shù)值算法和插值方法。如果用戶想要執(zhí)行快速定量FOM測(cè)試，本文提出了另一種方法，即使用曲線和x軸所限定的面積的曲線面積度量。

曲線面積度量以SPICE結(jié)果為參考，比較IBIS曲線下的計(jì)算面積。具體如公式4所示。但是，在進(jìn)行曲線面積度量測(cè)試之前，所創(chuàng)建的模型必須通過(guò)定性測(cè)試。這確保了IBIS和SPICE曲線是同步的，并且相互疊加。在獲取曲線下的面積時(shí)，因?yàn)閷?duì)IBIS和SPICE結(jié)果使用了相同的方法，所以用戶可以使用數(shù)值方法，例如梯形規(guī)則或中點(diǎn)規(guī)則。在使用這種方法時(shí)，建議使用盡可能多的點(diǎn)，以更接近該面積。

驗(yàn)證ADxxxx IBIS模型

IBIS模型驗(yàn)證的第一步是解析器測(cè)試。圖31顯示adxxxx.ibs IBIS模型文件的解析器測(cè)試結(jié)果，該文件是使用HyperLynx Visual IBIS Editor編寫(xiě)的。用戶執(zhí)行解析器測(cè)試時(shí)，目標(biāo)是不會(huì)出現(xiàn)任何錯(cuò)誤。如果出現(xiàn)任何錯(cuò)誤或警告提示，模型構(gòu)建人員需要加以解決。這樣可以保證IBIS模型在仿真工具之間的兼容性。

圖31.ADxxxx 解析器測(cè)試結(jié)果。

下一步是設(shè)置FOM參數(shù)。本文僅使用定性FOM和曲線面積度量作為衡量相關(guān)性的方法。該測(cè)試可能會(huì)使用IBIS和SPICE在相同負(fù)載條件和輸入刺激下的瞬態(tài)響應(yīng)曲線。曲線面積度量FOM≥95%才能通過(guò)相關(guān)性測(cè)試。DOUT1、DIN1和EN的相關(guān)性如下所示。

DOUT1

圖32顯示了LTspice上用于檢測(cè)DOUT1相關(guān)性的SPICE測(cè)試臺(tái)。在原理圖上提供適當(dāng)?shù)碾妷弘娫匆允鼓?a target="_blank">驅(qū)動(dòng)器，并且為DIN1引腳提供脈沖信號(hào)源來(lái)驅(qū)動(dòng)DOUT1。要在LTspice中完成DOUT1驅(qū)動(dòng)器模型，還需要使用額外的組件。C_comp代表芯片電容。將C_comp和C_load添加到LTspice模型后，繼續(xù)加入RLC封裝寄生（R_pkg、L_pkg、C_pkg）和C_load。

DOUT1 IBIS模型相關(guān)性測(cè)試臺(tái)建立在Keysight先進(jìn)設(shè)計(jì)系統(tǒng)(ADS)上，如圖33所示。與LTspice測(cè)試臺(tái)一樣，使用相同的輸入激勵(lì)、C_load、電壓電源和瞬態(tài)分析。但是，未在原理圖中顯示C_comp和RLC封裝寄生，因?yàn)樗鼈円呀?jīng)包含在3態(tài)IBIS模塊中。

圖33.ADS OUT1相關(guān)性測(cè)試臺(tái)。

瞬態(tài)響應(yīng)曲線根據(jù)C_load測(cè)量得出。我們比較LTspice和ADS結(jié)果，并將它們疊加在一起實(shí)施定性FOM分析。如圖34所示，LTspice和ADS DOUT1的響應(yīng)非常相似?？梢允褂们€和度量來(lái)量化它們之間的差異。計(jì)算1 μs瞬態(tài)時(shí)間內(nèi)曲線下的面積。計(jì)算得出的曲線面積度量為99.79%，滿足設(shè)置的≥95%的通過(guò)測(cè)試條件。所以，DOUT1 IBIS模型與SPICE模型相關(guān)。

圖34.LTspice與IBIS模型OUT1響應(yīng)。

DIN1和EN

在驗(yàn)證輸入端口時(shí)，通過(guò)定性FOM和曲線面積度量來(lái)關(guān)聯(lián)LTspice和ADS的瞬態(tài)響應(yīng)曲線。LTspice中的測(cè)試臺(tái)如圖35所示。這適用于DIN1和EN引腳。與DOUT1一樣，將提取的C_comp置于DIN1端口位置，后接RLC封裝寄生效應(yīng)。然后，連接50 Ω R_series電阻，該電阻后接輸入刺激脈沖電壓電源。測(cè)量響應(yīng)的探頭點(diǎn)在DIN1_probe位置。

圖35.LTspice DI1相關(guān)性測(cè)試臺(tái)。

用于驗(yàn)證輸入端口的Keysight ADS測(cè)試臺(tái)如圖36所示。同樣，在輸入端口前放置一個(gè)R_series 50 Ω電阻，并使用相同的輸入脈沖刺激。此處未顯示C_comp和RLC寄生效應(yīng)，因?yàn)樗鼈円呀?jīng)包含在IBIS模塊中。用于測(cè)量瞬態(tài)響應(yīng)的探頭位于DI1_probe位置。

圖36.ADS DI1相關(guān)性測(cè)試臺(tái)。

將LTspice和ADS的瞬態(tài)響應(yīng)曲線疊加在一起進(jìn)行FOM定性測(cè)試。如圖37所示，曲線是相同的，LTspice曲線完全與ADS曲線重疊。計(jì)算得出的DI1的曲線面積度量為100%，滿足所設(shè)置的≥95%的通過(guò)測(cè)試條件。EN引腳相關(guān)性結(jié)果也給出了相同的圖形和曲線面積度量。

圖37.LTspice與IBIS模型的DI1響應(yīng)。

總結(jié)

本文介紹如何使用LTspice來(lái)提取數(shù)據(jù)和構(gòu)建IBIS模型。還提出通過(guò)定性FOM和曲線面積度量的定量FOM將IBIS模型與參考SPICE模型關(guān)聯(lián)起來(lái)的方法。這樣就可以讓用戶確信IBIS模型的行為與SPICE模型類似。盡管還有本文未介紹其他類型的數(shù)字IO，但提取C_comp、I-V數(shù)據(jù)和V-T數(shù)據(jù)的程序可以作為創(chuàng)建其他類型IO模型的基礎(chǔ)。

審核編輯：郭婷