樹形拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)關(guān)鍵點(diǎn)

樹形拓?fù)湟彩且环N非常常見的拓?fù)洌?a target="_blank">DDR2的內(nèi)存條中地址控制信號經(jīng)常使用這種拓?fù)?。雖然現(xiàn)在信號的速率越來越高，DDR5的速率已經(jīng)達(dá)到了6400Mbps，早已不再使用樹形拓?fù)?。但學(xué)習(xí)樹形拓?fù)?，了解其中的設(shè)計(jì)關(guān)鍵點(diǎn)也有助于我們分析解決其它信號完整性問題。

01

樹型拓?fù)浣榻B

對于DDR2接口以及DDR2的DIMM設(shè)計(jì)中，地址控制信號通常使用的是樹型拓?fù)?。如下圖所示即為樹型拓?fù)涞氖疽鈭D，樹型拓?fù)湟彩且环N對稱拓?fù)?，相對于遠(yuǎn)端簇拓?fù)鋪碚f樹型拓?fù)浞种c(diǎn)處的阻抗突變要比較小。但是很明顯樹型拓?fù)涞姆种c(diǎn)要多很多，這就限制了樹型拓?fù)涞膽?yīng)用。

下面以上圖所示的八個(gè)負(fù)載的拓?fù)錇槔龑湫屯負(fù)浣Y(jié)構(gòu)特點(diǎn)做一個(gè)簡單的歸納：

（1）負(fù)載越多分支點(diǎn)越多，上圖鏈路中有T0、T1_1\\T1_2、T2_1~T2_4一共七個(gè)分支點(diǎn)為阻抗不連續(xù)點(diǎn)；

（2）假設(shè)所有傳輸線阻都為Z0，每個(gè)分支點(diǎn)前后的阻抗突變固定。分支點(diǎn)前阻抗為，信號到達(dá)分支點(diǎn)后感受到的阻抗為兩條分支線的并聯(lián)阻抗，即：

可以計(jì)算得到在分支點(diǎn)處入射波反射系數(shù)均為-。

（3）此外，從各個(gè)負(fù)載反射回源端的反射信號到達(dá)各個(gè)分支點(diǎn)會發(fā)生反射，且各個(gè)分支點(diǎn)之間也會有反射信號。如果T0到T1_1\\T1_2的延時(shí)、T1_1\\T1_2到T2_1T2_4的延時(shí)以及T2_1T2_4到各個(gè)負(fù)載的延時(shí)過大（超過信號上升時(shí)間的1/3,體現(xiàn)明顯的傳輸線效應(yīng)）都會導(dǎo)致信號質(zhì)量的惡化。

（4）當(dāng)T1_1和T1_2、T2_1~T2_4控制嚴(yán)格等長的情況下，拓?fù)浣Y(jié)構(gòu)對稱各個(gè)負(fù)載接收波形一致性很好。

02

樹型拓?fù)?a target="_blank">仿真分析

我們在ADS中搭建DDR2地址信號的仿真電路進(jìn)行分析。驅(qū)動器和負(fù)載的選型與遠(yuǎn)端簇仿真分析相同。對拓?fù)浣Y(jié)構(gòu)中的線長做如下設(shè)置：（1）TL0=2000mil，(2) TL1_1\\TL1_2長度為1000mil;(3)TL2_1TL2_4長度為700mil；（4）TL3_1TL3_8長度為500mil。

圖1.樹型拓?fù)銩DS仿真電路

圖2. 速率400Mbps，各個(gè)負(fù)載的仿真波形

信號邊沿單調(diào)、但是由于負(fù)載過重負(fù)載端接收的信號邊沿過緩，這是由于樹型拓?fù)溥@種一分二、二分四的拓?fù)浣Y(jié)構(gòu)使得整個(gè)拓?fù)渲胁季€的總長度會非常長也使布線引起的容性負(fù)載會非常大。如果PCB設(shè)計(jì)中允許雙面布局我們可以將負(fù)載1和2、3和4、5和6、7和8分別進(jìn)行正反對貼布局，也就是top面布負(fù)載1、3、5、7，bottom面布局負(fù)載2、4、6、8。這樣的話可以極大地縮小布局面積和每一級分支的布線長度，減小布線的容性效益。

另外，同樣需要注意分支布線的延時(shí)過大會在信號邊沿產(chǎn)生回溝或者臺階影響數(shù)據(jù)信號的時(shí)序裕量和時(shí)鐘信號的邊沿單調(diào)性。尤其是TL3_1~TL3_8的布線長度對信號質(zhì)量的影響非常大，有興趣的讀者可以自行驗(yàn)證。樹型拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)規(guī)則也更加復(fù)雜，信號完整性工程師需要綜合器件的布局和層疊設(shè)置等因素給出信號質(zhì)量滿足設(shè)計(jì)要求的拓?fù)浣Y(jié)構(gòu)，并對線路各個(gè)部分的阻抗、分支長度等作出詳細(xì)的約束規(guī)則，否則很容易導(dǎo)致設(shè)計(jì)的失敗。

02

樹型拓?fù)涞淖冃?/h2>

樹型拓?fù)涞囊环侄?、二分四的拓?fù)浣Y(jié)構(gòu)使得負(fù)載的數(shù)量必須是2、4、8、16等值，也就是 2的n次方（n為正整數(shù)）。但在實(shí)際的應(yīng)用中通常會遇到負(fù)載的個(gè)數(shù)不是的情況。比如說帶有ECC功能的DDR2接口。對于一個(gè)64位的DDR2總線需要8片8位的DDR2顆粒組成，但如果要增加ECC功能就需要再增加一片DDR，此時(shí)整個(gè)拓?fù)涞呢?fù)載個(gè)數(shù)就是9個(gè)。那么我們應(yīng)該為地址控制信號選擇什么樣的拓?fù)浣Y(jié)構(gòu)以使信號質(zhì)量達(dá)到最優(yōu)。在控制器和內(nèi)存顆粒的布局時(shí)，我們通常是將ECC DDR2顆粒布局在最中間的位置。如下所示：

此時(shí)我們在布線時(shí)最容易選擇的一種拓?fù)浣Y(jié)構(gòu)就是將ECC芯片的fanout過孔作為地址控制信號樹型拓?fù)涞牡谝粋€(gè)分支點(diǎn)。這種拓?fù)浣Y(jié)構(gòu)看起來似乎很是最合理的，相對于樹型拓?fù)涓膭雍苄?，并不會改變原有的布線層疊設(shè)置，不會因?yàn)槎喑龅囊黄珼DR導(dǎo)致布線層數(shù)的增加，而且拓?fù)鋵ΨQ性好。但事實(shí)上這種拓?fù)涫欠衲軌驖M足信號完整性要求呢？

圖3.一驅(qū)九的DDR2拓?fù)?/p>

在圖.3樹型拓?fù)涞幕A(chǔ)上按照圖.3樹型拓?fù)渥冃退镜姆绞皆黾右粋€(gè)ECC DDR負(fù)載9，設(shè)置TL9布線長度為100mil進(jìn)行仿真（僅為fanout線長度）。仿真的結(jié)果顯示負(fù)載1~8的接收波形完全一致能夠滿足信號質(zhì)量的要求，但是負(fù)載9的接收波形無論是信號的邊沿還是高低電平處都存在著很多的回溝振蕩嚴(yán)重影響信號的噪聲裕量和時(shí)序裕量。

圖4.樹型拓?fù)渥冃头抡娼Y(jié)果（TL9 = 100mil）

圖5.（左）負(fù)載9的接收眼圖；（右）負(fù)載1的接收眼圖

負(fù)載1~8的波形非常一致而且信號質(zhì)量非常好這并不難理解，但為什么負(fù)載9接收的信號質(zhì)量最差呢？

其實(shí)無論拓?fù)渲杏袥]有負(fù)載9在第一個(gè)分支點(diǎn)T0處信號波形都是很差的，我們可以在8個(gè)負(fù)載的樹型拓?fù)浣Y(jié)構(gòu)中進(jìn)行驗(yàn)證觀測一下T0點(diǎn)的信號波形。究其原因就是因?yàn)門0點(diǎn)作為第一個(gè)分支點(diǎn)是拓?fù)涞闹鞲陕飞系姆种c(diǎn)，所有負(fù)載、以及其它分支點(diǎn)處發(fā)生的反射都會匯聚到這一點(diǎn)，從而對這一點(diǎn)附近的負(fù)載接收信號的信號質(zhì)量產(chǎn)生影響。

如果這樣的話是否可以考慮將TL9的長度設(shè)置為2300mil（TL3+TL2+TL1）這樣負(fù)載9到分支點(diǎn)的延時(shí)從表面上來看就和其它負(fù)載一致了。我們再來看一下仿真結(jié)果，點(diǎn)虛線為負(fù)載9接收波形、實(shí)線為其它負(fù)載接收波形。

圖6.樹型拓?fù)渥冃头抡娼Y(jié)果（TL9 = 2300mil）

調(diào)整TL9長度后并沒有使負(fù)載9的信號質(zhì)量好轉(zhuǎn)，反而使其它負(fù)載的信號質(zhì)量也惡化了。由此我們可以得出結(jié)論：將ECC芯片放在拓?fù)浣Y(jié)構(gòu)的中間并不合適，我們需要重新設(shè)計(jì)地址控制線的拓?fù)浣Y(jié)構(gòu)。

有人可能會提出我們可以采用一分三、三分九的拓?fù)溥@樣應(yīng)該可以解決現(xiàn)在的問題。但需要注意這樣做會導(dǎo)致PCB設(shè)計(jì)難度甚至PCB板成本的提高，如果有興趣可以自行驗(yàn)證一下。