這一節(jié)開始我們介紹信號(hào)完整性的另一個(gè)要素--芯片（驅(qū)動(dòng)、接收器件），主要涉及到如下內(nèi)容：

有一定基礎(chǔ)的同學(xué)也可以直接略過此部分內(nèi)容，但我覺得在介紹IBIS模型、介紹SIPI仿真之前，還是有必要先講一下各種電平標(biāo)準(zhǔn)，這樣有助我們更好的完成信號(hào)完整性仿真和分析。

驅(qū)動(dòng)和接收器參數(shù)

在介紹具體的電平標(biāo)準(zhǔn)前需要介紹一些概念：

• 驅(qū)動(dòng)器：

  • 輸出高電平（Voh）：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。也就是說輸出高電平的最低值可能會(huì)達(dá)到Voh。
  • 輸出低電平（Vol）：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。也就是說輸出低電平的最高值可能會(huì)達(dá)到Vol。

• 接收器：

  • 輸入高電平（Vih）：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。
  • 輸入低電平（Vil）：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。
  • 閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> Vih，輸入低電平
    對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下：Voh > Vih > Vt > Vil > Vol。
    我們?cè)谧鯯I分析時(shí)，用Vih、Vil來(lái)衡量仿真波形的高、低電平的噪聲裕量。在考慮不同邏輯電平接口之間的互連時(shí)我們必須充分考慮驅(qū)動(dòng)器的Voh和接收器的Vih以及驅(qū)動(dòng)器的Vol和接收器的Vil之間的裕量是否足夠，如果裕量很小，那么兩種接口的電平對(duì)接就存在一定的風(fēng)險(xiǎn)。
    常用的邏輯電平有 TTL、CMOS、LVTTL、LVCOMS、SSTL、HSTL、CML、ECL、PECL、LVPECL、LVDS等。這些邏輯電平接口都有自身的結(jié)構(gòu)特點(diǎn)，為了能夠獲得最優(yōu)的信號(hào)質(zhì)量我們必須對(duì)所使用的電平接口輸入輸出結(jié)構(gòu)有充分的了解。只有如此才能夠設(shè)計(jì)出傳輸線和驅(qū)動(dòng)、接收器完好匹配的電路。另外，我們需要對(duì)常用的邏輯電平的電氣特性有充分了解，這有助我們判定仿真測(cè)試得到的結(jié)果是否滿足要求。在實(shí)際的設(shè)計(jì)中經(jīng)常遇到不同電平接口之間的互連，這就導(dǎo)致驅(qū)動(dòng)器和接收器的共模電平、電壓擺幅很可能不相同，為了數(shù)據(jù)的安全可靠傳輸就需要考慮各種電平接口之間的轉(zhuǎn)換。

在各種邏輯電平的互連設(shè)計(jì)中，需要尊需以下基本原則：

• 電平關(guān)系， 驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值。應(yīng)保證合格的噪聲容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax≥0.4V)，并且輸出電壓不超過輸入電壓允許范圍，否則有可能導(dǎo)致器件損壞。

• 驅(qū)動(dòng)能力 ，驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值。驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流，關(guān)系到驅(qū)動(dòng)器的帶負(fù)載能力和總線速率。對(duì)于一般驅(qū)動(dòng)器來(lái)說驅(qū)動(dòng)電流都是mA級(jí)別的，相比而言各種邏輯電平的輸入電流都是uA級(jí)的，對(duì)于TTL、CMOS等傳統(tǒng)的低速接口來(lái)說可以驅(qū)動(dòng)很多器件工作。高速的SerDes鏈路大部分都是CML電平而且都是點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)，此時(shí)更加關(guān)注信號(hào)的邊沿變化率，如果邊沿變化率太緩可能無(wú)法支持過高的信號(hào)速率。但也要注意長(zhǎng)的布線鏈路也會(huì)造成比較大的損耗，這就需要驅(qū)動(dòng)器可以通過驅(qū)動(dòng)能力的調(diào)整來(lái)改善信號(hào)的幅度，對(duì)于高速serdes來(lái)說往往不僅僅是驅(qū)動(dòng)能力的問題，還需要配合加重、均衡等技術(shù)來(lái)改善信號(hào)質(zhì)量。

  從另一方面驅(qū)動(dòng)能力反映的是驅(qū)動(dòng)器的 輸出阻抗 ，從阻抗方面理解更有利于我們 保證驅(qū)動(dòng)器和傳輸線之間的阻抗匹配 。

• 時(shí)延特性， 在高速信號(hào)進(jìn)行邏輯電平轉(zhuǎn)換時(shí)，往往會(huì)帶來(lái)一定的延時(shí)。而且同一器件同一總線不同管腳的輸出延時(shí)會(huì)有一定的偏差，這一延時(shí)偏差會(huì)很大程度上限制總線速率，時(shí)序設(shè)計(jì)時(shí)一定要充分考慮。

• 如果兩種電平不能直接相連，則需要借助電平轉(zhuǎn)換芯片。選用電平轉(zhuǎn)換邏輯芯片時(shí)應(yīng)慎重考慮，反復(fù)對(duì)比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計(jì)方便，簡(jiǎn)化了電路，但對(duì)于具體的設(shè)計(jì)電路一定要考慮以上三種情況，合理選用。需要充分考慮電平轉(zhuǎn)換芯片對(duì)上升/下降時(shí)間的影響，應(yīng)保證Tplh和Tphl滿足電路時(shí)序關(guān)系的要求和EMC的要求。

TTL 、CMOS電平

TTL和CMOS的邏輯電平是比較傳統(tǒng)的低速電平接口，不能提供很快的開關(guān)速度，按典型電壓可分為四類：5V系列、3.3V系列，2.5V系列和1.8V系列。5V系列比較通用被稱為TTL或者CMOS電平，3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為L(zhǎng)VTTL或LVCMOS電平。一般的數(shù)字設(shè)計(jì)基礎(chǔ)教材中都有詳細(xì)介紹。這里給出不同系列的邏輯電平之間的邏輯電平對(duì)比，并簡(jiǎn)要分析何種情況下不同電平接口可以直接互連，什么情況下不能直接互連。

常用的TTL和CMOS電平分類有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5VTol.、和OC/OD門。其中：

• 3.3V/5V Tol.是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號(hào)輸入。
• 3.3V TTL/CMOS邏輯電平表示不能輸入5V信號(hào)的邏輯電平，否則會(huì)出問題。

3.3V和5V邏輯電平的互連

注意某些5V的CMOS邏輯器件，它也可以工作于3.3V的電壓，但它與真正的3.3V器件（是LVTTL電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）而不是2.0V，因而與真正的3.3V器件互連時(shí)工作不太可靠。因?yàn)檫@種接法無(wú)形中減小了高電平的噪聲裕量，在進(jìn)行信號(hào)完整性仿真時(shí)需要特別注意。

值得注意的是有些器件有單獨(dú)的輸入或輸出電壓管腳，此管腳接3.3V的電壓時(shí)，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號(hào)，而當(dāng)它接5V電壓時(shí)，輸入或輸出的邏輯電平為5V的邏輯電平信號(hào)，此時(shí)應(yīng)該按該管腳上接的電壓的值來(lái)確定輸入和輸出的邏輯電平屬于哪種分類。

** OC/OD輸出加上拉電阻可以驅(qū)動(dòng)所有邏輯電平。**

5V TTL和3.3V/5VTol.可以被除了2.5V、1.8V外的所有邏輯電平驅(qū)動(dòng)

由此得到以下邏輯電平匹配表格：

2.5V和3.3V之間的邏輯轉(zhuǎn)換。

• 3.3V TTL/CMOS邏輯電平驅(qū)動(dòng)2.5V CMOS邏輯電平

  2.5V的邏輯器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四種系列器件工作在2.5V時(shí)可以容忍3.3V的電平信號(hào)輸入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件來(lái)進(jìn)行3.3VTTL/CMOS邏輯電平到2.5V CMOS邏輯電平的轉(zhuǎn)換。

• 2.5V CMOS邏輯電平驅(qū)動(dòng)3.3V TTL/CMOS邏輯電平

  2.5V CMOS邏輯電平的VOH為2.0V，而3.3VTTL/CMOS的邏輯電平的VIH也為2.0V，所以直接互連的話可能會(huì)出問題（除非3.3V的芯片本身的VIH參數(shù)明確降低了）。此時(shí)可以使用雙軌器件SN74LVCC3245A來(lái)進(jìn)行2.5V邏輯電平到3.3V邏輯電平的轉(zhuǎn)換。